Индикатор синхронизма

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) (11) ЕН ТЕЛЬСТ А ВТОРСНОМУ И. К емин ьков,о СССР1975.СССР1981. ельст 1/00, ьство 1/00,5 4) ИНДИКАТОР СИН (57) Изобретение м в системах управле синхронизма частот сить точность опре синхронизма. Индик содержит фазовый д тоящий из,элементо ров 10, 11 и элеме разователь 2 время вый блок сравнения ОНИЗМАет использовать ия для и позв еления контроля ляет повысостояния хронизма атор 1,сосинверто, преобдвухпорогоанализатор си скрими И 8, - код (ДБС) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОПИСАНИЕ ИЗ(56) Авторское свидеУ 542327, кл. Н 03 ВАвторское свидетеУ 832697, кл. Н 03 В С 01 К 29/18, Н 04 Ь 7 тор 4 состояния синхрониэма, состоящий из элементов И-НЕ 18-20, триггеров 21, 22, счетчиков 23, 24, дешифраторов 25, 26 " элемента И 27 иэлемента ИЛИ 28, блок индикации 5,элемент ИЛИ 6 и элемент И 7. При наличии синхронизма частоты информационного и эталонного сигналов, поступаницих на фазовый дискриминатор 1,од.б. равными и сдвинутыми на 90В фазовом дискриминаторе 1 счетчик15 подсчитывает число импульсов,соотврасхождению фаз. Код этогочисла сравнивается в ДБС 3 с заданным макс. возможным рассогласованиемсфаз. При фазовом сдвиге, попадающем вв заданный диапазон; ДБС 3 формируетсигнал логической "1", поступающийна анализатор 4. Для предотвращения (ложного срабатывания индикатора синхронизма анализ величины фазовогорассогласования осуществляется в определенном интервале времени. 2 ил.Изобретение относится к автоматике и может быть использовано в системах управления для контроля синхронизма частот.5Цель изобретения - повышение точности определения состояния синхронизма.На Фиг. 1 представлена структурная электрическая схема индикатора синх р кинизма; на фиг2 - временные диа" граммы работы устройства.Индикатор синхронизма содержит ,Фазовый дискриминатор 1, преобразователь 2 время - код, двухпороговый 15 блок 3 сравнения, анализатор 4 состояния синхронизма, блок 5 индикации, элемент ИЛИ 6 и элемент И 7.Фазовый дискриминатор 1 содержит первый и второй элементы И Б и 9, первый и второй инверторы 10 и 11 и элемент ИЛИ 12. Преобразователь 2 ,время - код содержит генератор 13 тактовыхх импульсов, элемент И-НЕ 14 и : счетчик 15. Двухпороговый блок 3 срав 25 , ,нения содержит схему 16 формирования ,порогов и схему 17 сравнения.Анализатор 4 состояния синхронизма , содержит первый, второй и третий элементы И"НЕ 18-20, первый и второй триггеры 21 и 22, первый и второйсчетчики 23 и 24, первый и второй дешифраторы 25 и 26, элемент И 27 иэлемент ИЛИ 28Индикатор синхронизма работает35еледующим образом.Информационный и эталонный сигналыи Ез (фиг, 2 о,Е) поступают на соответствующие входы первого элементаИ 8, а также на соответствующие входы 40элемента ИЛИ;12 Фазового дискриминатора 1. При наличии синхронизма частоОты Й и 1 равны и сдвинуты на 90На выходе первого элемента И 8 фазового дискриминатора образуются импуль 45сы (фиг,2 Ь), которые поступают напервый вход элемента ИЙ Е 14 преобразователя 2. На второй вход элемента И-НЕ 14 поступают тактовые импульсыс генератора 13 преобразователя 2 (фиг.2 г). С выхода элемента И-НЕ 14 отселектированные импульсы (Фиг.2 А) подаются на счетный вход счетчика 15, который пспсчитывает число импульсов и хранит его до момента прихода на его установочный вход напряжения с выхода элемента ИЛИ 12 Фазового дис- криминатора, предварительно проинвер-, тированного вторым инвертором 11(Фиг.2). При этом счетчик 15 устанавливается в состояние "0", а двоичный код числа импульсов с выхода счетчика 15 поступает на схему 17 сравнения двухпорогового блока 3 сравнения на которую со схемы 16 Формированияпорогов поданы два значения пороговыхвеличин в двоичном коде. Максимальное число импульсов счета достигается при сдвиге Фазы одного из сигналов относительно центрального положения на+90,минимальное - при сдви-, Фге Фазы на -90 . В соответствии с заданным максимально возможным рассогласованием Фаз установлены нижний и верхний пороги на схеме 16 Формирования порогов, которые подаются на схему 17 сравнения.При фазовых сдвигах входных сигна" лов, попадающих в заданный порогами диапазон, схема 17 сравнения Формирует напряжение логической единицы, которое поступает на информационный вход триггера 21 анализатора 4 и переписывается на его выход (фиг.2 ь) синхроимпульсами генератора 13, поступающими с выхода элемента И 7 (фиг.2 к) и отселектированными вторым, элементом И 9 (фиг.2 ж) по стробу с первого инвертора 10 (фиг.2 е) и наэлементе И 7 стробом с элемента ИЛИ 6 (фиг, 2 Н). Начало импульса строба элемента ИЛИ 6 формируется первым импульсом счета в счетчике 15 преобразователя 2. Конец строба совпадает с началом установочного импульса свыхода, второго инвертора 11 (фиг.2. При отсутствии на синхровходе триггера 21 импульсов считывания на прямом выходе этого триггера запоминается напряжение, соответствующее входному на момент последнего импульса считывания. Напряжение логической единицы триггера 21 поступает на первый вход третьего элемента И-НЕ 20.Для предотвращения ложного срабатывания индикатора синхронизма и по вышения .точности определения состояния синхронизма в индикаторе синхронизма предусмотрен анализ величины фазового рассогласования на некотором интервале времени, в течение которого схема сравнения выдает решения о нахождении фазового сдвига в пределах выставленного диапазона.Для этого с прямого выхода триггера21 анализатора 4 напряжение логической единицы подается на второй входвторого элемента И-НЕ 19, на первый вход которого поступает сигнал с второго инвертора 11 (фиг.2). На выходе этого элемента И-НЕ 19 формируют" ся импульсы фиг.2 М, несущие инфор 5 мацию о нахождении устройства в допуске фазовых рассогласований. Последовательность импульсов поступает на счетный вход первого счетчика 23 анализатора 4. После накопления в счетчике 23 заданного число импульсов, определяемого дешифратором 25, на выходе дешифратора 25 вырабатывается напряжение, которое переводит второй триггер 22 в состояние, соответствующее логической единице на его выходе, При этом с элемента И-НЕ 20 на вход блока 5 индикации поступает сигнал. 20При нарушении фазовых соотношений между входными сигналами происходит обнуление счетчика 23 путем подачи на установочные входы счетчика 23 и триггера 22 сигнала с выхода дешиф б ратора 26 числа импульсов счетчика 24. Сигналы установки Формируются при поступлении на счетный вход второго счетчика 24 некоторого наперед задан" ного числа импульсов и срабатывании дешифратора 26.Обнуление счетчика 24 осуществляется либо импульсами с инвертора 11, отселектированными на элементе И 27, которые поступают на первый вход эле- . мента ИЛИ 28, либо напряжением логической единицы, поступающим на второй вход элемента ИЛИ 28 с прямого выхода триггера 21. Выходной импульс элемента ИЛИ 28 осуществляет обнуление счетчика 24.Формула изобретенияИндикатор синхронизма, содержащий последовательно соединенные фазовый дискриминатор, анализатор состояния синхронизма и блок индикации, о т л ич а ю щ и й с я тем, что, с целью повышения точности определения состояния синхронизма, введены преобразователь время " код, двухпороговый блок сравнения, элемент ИЛИ и элемент И, первый вход которого соединен с выходом элемента ИЛИ, входы которого объединены с входами двухпорогового блока сравнения и подключены к сигнальным выходам преобразователя время - код, сигнальный вход и тактовый выход которого подключены к соответ" ствующим выходу и входу фазового дискриминатора, выход которого дополнительно подключен к установочному входу преобразователя время - код, выход двухпорогового блока сравнения подключен к первому управляющему входу анализатора состояния синхронизма, второй управляющий вход которого подключен к выходу элемента И, второй вход которого подключен к стробирующему выходу фазового дискриминатора./5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная Тираж 772 ВНИИПИ Государственного по делам изобретений 113035 Москва, Ж, Раушкомитета ССи открытийкая наб., д