Реле времени

(51) 4 Н 03 К 17/ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ В(:,".ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1 ВЫХ. 7 ЫХ. д Грос К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР Иф 917347, кл. Н 03 К 17/28, 1981.Авторское свидетельство СССР У 121871, кл. Н 03 К 17/28, 1984. (54) РЕЛЕ ВРЕМЕНИ(57) Изобретение может быть использовано в системах автоматического управления. Реле времени содержит интегратор 1, включающий операционныйусилитель 2, резисторы 3, -3, времязадающий конденсатор 4 и ключ 5, источники 6, -6 опорного напряжения,резисторы 7, -7, 8,-8 , компараторына операционньл; усилителях 9, -9,устройства 10, в О блокировки. Устройство просто по конструкции эа счетвведения новых электрических связеймежду функциональными элементами.2 ил.Реле времени работает следующим образом.Исходное состояние. При замкнутом ключе 5 напряжение на выходе интегратора 1 1 = 0 даже при наличии входных цапряжсций, поступающих ца 55 Изобретение относится к устройстнам автоматики и может быть использовано н системах автоматического управлениякель изобретения - упрощение устройства.На фиг.1 изображена структурнаясхема реле времени; на фиг.2 - временные диаграммы, поясняющие его работу,Реле нремени содержит интегратор1, включающий операционный усилитель(ОУ) 2, резисторы 3, - 3, времязадающий конденсатор 4 и ключ 5, источники 6, - 6 опорного напряжения,первые 7, - 7 и вторые 8, - 8 резисторы, компараторы на ОУ 9, - 9устройства 1 О - 1 Оп блокировки.Ключ 5 подключен параллельно времяэадающему конденсатору 4, включенному в цепь отрицательной обработкойсвязи ОУ 2. Управляющий вход ключа 5соединен с входной диной устройства.Вторые выводы резисторов 3, - 3 соединены с общей точкой соединения времяэадающего конденсатора 4 с инвертирующим входом ОУ 2. Первые выводыэтих резисторов являются рабочимивходами интегратора и соединены с соответствующими выходами устройства.Выходы интегратора 1 через первыерезисторы 7, - 7 соединены с инверсными входами компараторов на ОУ 99 в, прямые входы которых через вторыерезисторы 8 - 8 подключены к источ 35никам 6, - 6 опорного напряжения.Выходы компараторов 9 - 9 соединены с соответствующими выходами устройства, В каждом из устройств 1 О,1 О блокировки (где и ) 2 - нечетное)40два входа связаны с выходом соответствующего компаратора на ОУ 9 - 9 пи общей шиной, управляющий вход подключен к шине сброса, а выход подключен к прямому входу соответствующего45компаратора 9, - 9 п, Каждый нечетныйисточник б, - 6, опорного напряженияимеет, например, положительную полярность, а каждый четцьп источник6 - 6 , опорного напряжения - отрицательную. рабочие входы интетратора с выходов устройства.Установочные уровни напряжений источников опорных напряжений (1 оп 1;1 ) должнь уменьшаться от своего максимального значения (Гоп макс) в соответствии с порядковым номером 1-го компаратора на ОУ 9 - 9( Поп 1 п 1= 1 11 оо макс1 оп 11е. (оп(п 1 -11111 оп(п 1 =( 11 опминМинимальная степень различия двух соседних уровней опорных напряжений (11 оп 1 м определяется статической ошибкой примененного типа ОУ, приведенной к его выходным клеммам, т.е.(11 опм ("смПри общем нечетном числе компараторов на ОУ 9, - 9 количество одинаковых,исходных состояний выходных напряжений нечетных компараторов должно превышать на единицу количество одинаковых исходных состояний выходных напряжений четных компараторов.Результат сложения отдельных исходных составляющих выходных напряжений ОУ, которое осуществляется за счет работы интегратора 1 в режиме одновременного суммирования поступающих на его рабочие входы напряжений, может иметь как положительный, так и отрицательный знаки, Необходимым условием является приоритет знака нечетных порядковых номеров компараторов 9- 9.Режим формирования временных задержек командного сигнала. При подаче н момент Со на управляющий вход ключа 5 командного сигнала он размыкается и конденсатор 4 начинает заряжаться. При достижении напряжения на конденсаторе уровня, равного значению опорного напряжения (11 оп 11)происходит скачкообразное изменение состояния компаратора 9 п, в результате чего происходит изменение исходной полярности его выходного напряжения на обратное.Что напряжение поступает ца соответствую 1 пй выход устройства, сигнализируя о временной задержке комовлного сигнала на первом этапе с Блокировочное устройство 10замыкает цепь положительной обратной связи и переводит компаратор 9 в режимпамяти ,нового состояня, В результате перемены знака выходного цапря3 14067 жения компаратора 9 полярность напряжения, которое интегрируется интегратором 1, изменяется. Начинается процесс перезаряда конденсатора 4.5 При достижении напряжения на конденсаторе уровня, равного значению опорного напряжения (Ь 1, ) происходит скачкообразное изменение состояния компаратора 9, на обратное. Это на пряжение поступает на второй выход устройства, сигнализируя о временной задержке командного сигнала на втором этапе с,1 . Блокировочное устройство 1 О , замыкает цепь отри цательной обратной связи и переводит компаратор 9 , в режим "памяти" нового состояния. Вновь начинается процесс перезарядки конденсатора 4 до момента достижения напряжения на нем уровня опорного напряжения Жоп(и-г) и т.д.В общем случае гибкая вариация передаточными коэАФициентами по входу интегратора 1 позволяет формировать 25 любые временные соотношения между отдельными сигнальными выходами устройства.Режим восстановления устройства в исходное состояние. После изменения знака напряжения на выходе всех компараторов 9 - 9 они переходят в режим "памяти" нового состояния, противоположный исходному. После окончания действия командного сигнала конденсатор 4 возвращается в исходное состояние (нулевое), но выходные напряжения компараторов не меняют своего знака и уровня.Для приведения устройства в исход ное состояние необходимо подать им 70пульс команды "Гброс", воздействующий на устройства 10, - 1 О блокировки таким образом, чтобы разрывались положительные обратные связи компараторов 9, - 9 п, которые скачком возвращаются в исходное состояние. Устройство готово к поступлению следующего командного сигнала. Формула изобретенияРеле времени, содержащее интегратор, управляющий вход которого соединен с управляющим входом реле времени, и компараторов на операционных усилИТелях, и устройств блокировки, и источников опорного напряжения, причем инверсные входы всех компараторов на операционных усипителях через соответствующий первый резистор подключены к выходу интегратора, прямые входы через соответствующий второй резистор соединены с соответствуюцими источниками опорного напряжения, при этом нечетные и четные источники опорного напряжения имеют противоположную полярность, первый вход каждого из и устройств блокировки соединен с выходом соответствующего компаратора на операционном усилителе и является выходом реле времени, второй вход соединен с общей шиной реле времени, управляющий вход подключен к шине сброса, а выход подключен к прямому входу соответствующего компаратора на операционном усилителе, о т л и ч а ю щ е е с я тем, что, с целью упрощения, каждый из и выходов реле времени соединен с соответствующим рабочим входом интегратора.Подписноео комитета СССР и и открытииушская наб., д, ч/5 130 роектная Проиэводственно-полиграфическое предприятие, г, Ужгород