Устройство для цифро-частотного умножения

(19) 01) 383348 4 006 Р 7/68 О ПИСАНИЕ ИЗОБРЕТЕ СВИДЕТЕЛЬСТ А ВТОРСН РОЧАСТОТНОГ 4 Зл Зл.1 АРСТВЕННЫЙ КОМИТЕТ СССРЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Львовский политехнический институт им. Ленинского комсомола(54) УСТРОЙСТВО ДЛЯ ЦИф 0УМНО)КЕНИЯ(57) Изобретение относится к автоматике, измерительной и вычислительнойтехнике и может быть использовано дляумножения частоты импульсов на код вустройствах преобразования информа-ции, в частности в цифровых функциональных преобразователях одной илинескольких переменных. Цель изобретеповышение точности умножени частоты, Устроиство содержит умножитель 2 частоты на код /УЧ/, узел 4вычитания импульсных последовательностей /УВ/, коммутатор 8, делитель 13 частоты на два, ключ 1 б,узел19 суммирования импульсных последовательностей /УС/, первый вход которого подключен к выходу ключа 1 б, информационный вход которого подключенк выходу УЧ 2, первому информационному входу коммутатора 8 и первомувходу УВ 4, второй вход которого подключен к входу устройства, выходУВ 4 - к второму информационному входу коммутатора 8, управляющий входкоторого подключен к второму входуключа 16 и п-му разрядному входу 3 иустановки коэффициента умножения, выход коммутатора 8 подключен к входуделителя 13 частоты на два, выход которого подключен к второму входу УС19, выход которого является выходомустройства, управляющие входы УЧ 2подключены к соответствующим с первого по (и)-й разрядным входом 3.Изобретение относится к автоматике измерительной и вычислительной технике и может быть использованодля умножения частоты импульсов накод в устройствах преобразования информации, в частности в цифровыхфункциональных преобразователях одной или нескольких переменных.Целью изобретения является повышение точности умножения частоты.На фиг.1 представлена структурнаясхема устройства для цифрочастотного умножения; на фиг.2 - узел вычитания импульсных последовательностей 15(вариант выполнения) и временные диаграммы, поясняющие его работу; нафиг.3 и 4 - коммутатор и делительчастоты на два соответственно, ва,рианты выполнения. гоУстройство содержит частотныйвход 1, умножитель 2 частоты на код,разрядные входы 3,.3 установки коэффициента умножения, узел 4 вычитания импульсных последовательностей с входами 5 и б и выходом 7,коммутатор 8 с информационными 9 и 10и управляющими 11 входами и выходом2, делитель 13 частоты на два с входом 14 и выходом 15, ключ 16 с информационным 17 и управляющим 18 входами, узел 19 суммирования импульсныхпоследовательностей, выход 20,Узел 4 вычитания импульсных последовательностей (фиг.2) содержит элемент 21 задержки, элемент И 22.Коммутатор 8 (фиг.З) содержит элемент НЕ 23, элементы И 24 и 25, эле- .мент ИЛИ 26.Делитель 13 частоты на два (фиг.4) 40содержит счетный триггер 27, элемент И 28.В устройстве (фиг.1) управляющиевходы умнохителя 2 частоты на кодподключены к разрядным входам З, 453 , , 3 , установки коэффициентаумножения, частотный вход умножителя 2 частоты на код подключен к входу 1, первый вход узла 19 суммирова,ния импульсных последовательностейподключен к выходу ключа 16, информационный вход 17 которого подключен.квыходу умножителя 2 частоты на код,информационному входу 9 коммутатора8 и входу 5 узла 4 вычитания импульс ных последовательностей, вход 6 которого подключен к входу 1, выход 7 узла 4 вычитания иипусльных поседовательностей подключен к информационному входу 10 коммутатора 8, управляющий вход 11 которого подключен к входу 18 ключа 16 и разрядному входу 3установки коэффициента умножения,выход 12 коммутатора 8 подключен к.входу 14 делителя 13 частоты на два, выход 15 которого подключен к второмувходу узла 19 суммирования импульсныхпоследовательностей, выход которогоявляется выходом 20 цифрочастотногоумножителя.В узле 4 .вычитания импульсных последовательностей (фиг.2) инверсныйвход элемента И 22 и вход элемента 21задержки являются соответственно входами 5 и 6, выход элемента И 22 является выходом 7, прямой вход элемента И 22 подключен к выходу элемента21 задержки,В коммутаторе 8 (фиг.2) информамационный вход 9 подключен к первомувходу элемента И 24, второй вход которого подключен к выходу элементаНЕ 23, вход которого подключен к управляющему входу 11 и первому входуэлемента И 25, вход которого подключен к информационному входу 10, выход элемента И 25 подключен к первому входу элемента ИЛИ 26, второй входкоторого подключен к выходу элемента И 24, выход элемента ИЛИ 26 является выходом 12.В делителе 13 частоты на два(фиг.4) тактовый вход счетного триггера 27 подключен к входу 14 и первому входу элемента И 28, второй входкоторого подключен к выходу счетноготриггера 27, выход элемента И 28 является выходом 15.Устройство работает следующим образом.Пусть на входы 3, 3 подани-разрядный двоичный код коэффициента умножения КК =а; 2 , (1)а 1где а; - значащая цифра 1.-го разрядадвоичного кода коэффициентаумножения К, (а, - О, 1),а в качестве умножителя 2 частоты накод использован двоичный умножительчастоты К 155 ИЕ 8 в виде интегральноймикросхемы.Тогда количество Бзц импульсовна его выходе определяется выражениемнДва агде М- количество импульсов, подаваемых на вход 1 цифрочастотного умножителя 2,.юРабота узла 4 вычитания импульс 5 ных последовательностей поясняется диаграммами на фиг.2, где обозначены номерами выводы, на которых они сняты Г - временная задержка импульсов элементом 21 задержки, равная времен ной задержке импульсов, вызываемой умножителем 2 частоты на код.На выходе узла 4 М, количество импульсов равно(3) 15св . вх изЧ хпричем импульсы на выходе узла 4 вычитания импульсных последовательностей и на выходе умножителя 2 частоты на код не совпадают во времени. 20Количество импульсов М, на выходе ключа 16 равно.(4)где а-. значение и-го разряда двоичного кода коэффициента умножения К.Количество М.импульсов на выходе коммутатора 8, работа которого ясна на фиг,3 (при подаче на управляющий 30 вход 11 потенциала логического нуля или единицы коммутатор 8.пропускает на выход 12 импульсы с информационного входа 9 или с информационного входа 10 соответственно), определяется выражением35Мк = а. Мсв + а. Мвцю (5) где а - инверсное значение а,.(а= а") 40 В этом случае количество М импульсов на выходе делителя 13 частоты на два, представляющего собой делитель частоты на два со стробированием выходных импульсов входными (фиг,.4), равноалМсв + (1 - а,)МзччМг (6)2Так как не совпадают во времени 50 импульсы на выходах умножителя 2 частоты на код и узла 4 вычитания импульсных последовательностей, то не совпадают во времени и импульсы на выходах ключа 16 и делителя 13 часто ты на два. Поэтому количество Мимпульсов на выходе 20 равноМ вви М 1 Мй или+ л св ( ал) Мвчча М +(1 вых л оУч 2а в качестве узла 19 может быть применен элемент ИЛИ.Проведя в (8) упрощения с учетом(10)выхОкончательнокН,; -2-фМвыхилиМех КМ вв 1 х(12) Формула изобретенияУстройство для цифрочастотного умножения, содержащее умножитель частоты на код, управляющие входы которого подключены к соответствующим с первого по (и)-й разрядным входам установки коэффициента умножения устройства, частотный вход умножителя частоты на код является частотным входом устройства, о т л и ч а ю - щ е е с я тем, что, с целью повышения точности умножения частоты, оно дополнительно содержит узел вычитания импульсных последовательностей, коммутатор, делитель частоты на два, ключ, узел суммирования импульсных последовательностей, первый вход которого подключен к выходу ключа, информационный вход которого подключен к выходу.умножителя частоты на код, первому информационному входу коммутатора и первому входу узла вычитания импульсных последовательностей, второй вход которого подключен к частотному входу устройства, выход узла вычитания импульсных последовательностей подключен к второму информационному входу коммутатора, управляющий вход которого подключен к управляющему входу ключа и и-му разрядному входу установки коэффициента умножения устройства, выход коммутатора подключен к входу делителя частоты на два, выход которого подключен к второму входу узла суммирования импульсных последовательностей, выход которого является выходом устройства.сударственного комиам изобретений и ова, Ж, Раушская ета СССРрытийаб., д. 4/5