Цифровой преобразователь для фазометра

1345135 Изобретение относится к электрорадиоизмерительной технике и может быть использовано при разработке Фазометрических устройств повышенной5 точности.Цель изобретения - повышение точности измерения в случае наложения импульсной помехи на информационныйсигнал. 45 Входной информационный сигнал вместе с наложенной на него импульсной помехой поступает на стробоскопический преобразователь 1. Синхронизатор 4 выполняет, н сущности, Функцию умножителя частоты на р и формирователя из этого сигнала импульсов. На его вход поступает опорное напряНа чертеже представлена структурная схема цифрового преобразователядля фазометра.Устройство состоит из стробоскопического преобразователя 1, входом соединенного с информационным входом устройстна, а выходом соединенного с первымвхоцом аналого-цифрового преобразователя 2,первый выход которого соединен сблоком 3 выявления максимального илиминимального кода, синхронизатора 4, 20входом соединенного со входом опорногосигнала устройства,а выходом подключенного к входу делителя 5 частоты, перный выход которого соединен с перньивходом запоминающего блока 6 а второй - со вторым входом блока 7 деления, мультиплексора 8, выходом соединенного с первым входом сумматора 9,блока 7 деления, выходом соединенногос первым входом мультиплексора 8 ивыходом устройства, буферного регистра 10 первый вход которого связан свыходом запоминающего блока 6, а выход - с первым входом блока 7 деления,и вторым входом сумматора 9, выходкоторого соединен со вторым входомзапоминающего блока 6, Второй входмультиплексора 8 подключен к первомувыходу аналого-циФрового преобразователя 2, а третий вход - к выходу блока 3 выявления максимального или минимального кода. Второй выход аналого-цифрового преобразователя 2 соединен с третьим входом запоминающегоблока 6, Выход синхронизатора 4 снявэан со нторыми входами стробоскопического и аналого-цифрового преобразователей 1 и 2 и вторым входом буФерного регистра 10,Устройство работает следующим50образом. жение, а на его выходе присутствуют импульсы с периодом ь С=Т/р, где Т период входного сигнала, р - количество точек отсчета в одчом периоде входного сигнала, Стробоскопический преобразователь 1 кнантует входной сигнал по времени, т.е. производит выборку и запоминание мгновенных значений входного сигнала н момент воздействия импульсов с выхода синхронизатора 4 на нр.емя, необходимое для аналого-цифрового преобразования. Пуск аналого-цифрового преобразователя 2 также осуществляется импульсами с выхода синхронизатора 4. На первом выходе аналого-цифрового преобразователя 2 Формируется цифровой код, пропорциональный мгновенному значению входного напряжения. Импульсная помеха, наложенная на сигнал, искажает значение кода отсчета с выхода аналого-циФрового преобразователя 2, Амплитуда входного сигнала не должна превышать определенного порога 0 п меньшего максимального размаха амплитудной характеристики аналого-цифрового преобразователя 2. Тогда критерием появления импульсной помехи и искажения ею входного сигнала является появление максимального (или минимального) значения кода, Факт появления одного иэ этих значений превышения порога) выявляется блоком 3 выявления максимального или минимального кода. Блок 3 выявления максимального или минимального кода должен выявлять появление максимального или минимальногокода с выхода аналого-цифрового пре-. образователя 2 и выдавать в этот момент сигнал управления мультиплексором 8Назначение мультиплексора 8подключение к первому входу сумматора 9 кодов с выходов, либо аналогоцифрового преобразователя 2, либоблока 7 деления, т,е. информационными входами мультиплексора 8 являютсяпервыйи второй, Третий вход мультиплексора 8, связанный с блоксм 3 выявления максимального или минимального кода, является управляюшим.Логика управления следующая.Если искажения кода не произошло, то выход аналого-цифрового преобразователя 2 подключен к первому входу сумматора 9. Если же произошло искажение кода, то ко входу сумматора 9 подключается выход блока 7 деления,1345135 40 Сумматор 9, запоминающий блок 6 и буферный регистр 10 в совокупности выполняют функции накапливающего сумматора. Запоминающий блок 6 состоит из р ячеек, емкость каждой из которых ранна ,"1 п, где И - количество периодов входного сигнала, эа которые происходит накопление (усреднение) отсчетов; и - разрядность аналого-циф рового преобразователя 2, Перед началом работы все ячейки должны быть обнулены. Первый вход запоминающего блока 6, соединенный с выходом делителя 5 частоты, является адресным. 15 Код адреса формируется делителем 5 частоты. Код адреса увеличивается на 1 на каждый импульс с выхода синхронизатора 4 и изменяется в пределах от 0 до р. 1(од адреса Формируется 20 по 1 ояр младших разрядов (по первому выходу делителя 5 частоты) . Второй вход запоминающего блока 6 является его информационным входом и связан с выходом сумматора 9. Третий вход запоминающего блока 6 является управляющим и связан со вторымвыходом аналого-цифрового преобразователя 2, на котором формируется логический сигнал одного уровня (напри- З 0мер, нулевого) пока идет аналогоцифровое преобразование и логическийсигнал другого уровня (например, единичного) от момента, когда преобразование кончилось, до следующего импульса с выхода синхронизатора 4,Этот управляющий сигнал переводитзапоминающий блок 6 в режим соответственно Чтение или Запись , В момент поступления импульса с выхода синхронизатора 4 запускаются стробо.скопический и аналого-циФровой преобразователи 1 и 2, а запоминающий блок 6 переводится в режим "Чтение", При этом число, ранее записанное в ячейку запоминающего блока 6, адрес которой к этому моменту уже установлен на делителе 5 частоты, переносится в буферный регистр 10, Перенос происходит при воздействии импульса. с выхода синхронизатора 4 на второй вход буферного регистра 10. Это число из буферного регистра 10 поступает на второи вход сумматора 9. В момент окончания аналого-цифрового преобра 55 эования сигнал со второго выхода аналого-цифрового преобразователя 2 меняет свое значение (например, переходит в единичное состояние), и запоминающий блок 6 переходит и режим"Запись , т.ерезультат суммирования, появляющийся к этому моментувремени на выходе сумматора. 9, записывается в соответствующую ячейкузапоминающего блока 6, При поступлении следующего импульса описанныепроцессы повторяются, но работа ведется со следующей ячейкой запоминающего блока 6. Таким образом, в каждом периоде входного сигнала каждый -й отсчет суммируется с суммой всех предыдущих отсчетов периодов и результат накапливается в -й ячейке запоминающего блока 6. В остальных ячейках запоминающего блока 6 накапливаются подобные суммы для соответствующих отсчетов. Отметим, что 0(д(р. Блок 7 деления предназначен для вычисления среднего значения для каждого отсчета путем деления числа, записываемого в буферный регистр 10, на число (номер) текущего периода входного сигнала. Таким образом, на выходе блока 7 деления, т.е. на выходе устройства в целом, присутствуют поочередно значения отсчетов, усредненные за истекшее. количество периодов входного сигнала. Число, соответствующее номеру текущего периода, снимается со старших разрядов делителя частоты по второму Его выходу. Таким образом, емкость делителя 5 частоты равна 1 оя (р+И) двоичных разйрядов. Пусть текущий отсчет не искажен импульсной помехой. Тогда с помощью мультиплексора 8 к первому входу сумматора 9 подключается первый выход аналого-цифрового преобразователя 2, так как блок 3 выявления максимального или минимального кода не выработает сигнал переключения входов мультиплексора 8. Далее работа продолжается так, как описано выше.Всли какой-нибудь отсчет искажен импульсной помехой, то блок 3 выявления максимального или минимального кода вырабатывает сигнал переключения мультиплексора 8, т,е, к первому входу сумматора 9 теперь уже подклн. чается выход блока 7 деления. Производить прибавление искаженного зна1345135 выявления максимального или миниСоставитель С.Кулиш Редактор Л,Повхан Техред И.Попович Корректор М.ДемчикЗаказ 4915/44 Тираж 730 Подписное ВНК 4 ПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5Производственно-полиграфическое предприятие, г,ужгород, ул.Проектная, 4 пения отсчета к содержимому соответствующей ячейки нельзя, так как этоможет существенно исказить весь результат в целом, Поэтому в устройстве предлагается заменять искаженноезначение средним значением, вычисляемым с помощью блока 7 деления. Результат сложения среднего значения,снимаемого с выхода блока 7 деления,с суммой, накопленной к этому моменту времени в ячейке запоминающегоблока 6, записывается в эту же ячейку, так как процесс аналого-цифровогопреобразования уже закончился,При искажении хотя бы одного отсчета в текущем периоде в известном устройстве из дальнейшей обработки исключаются все отсчеты этого периода. В данном же устройстве происходит замена искаженного отсчета средним значением отсчетов в этих же точках предыдущих периодов и используются,для дальнейшей обработки все другиенеискаженные отсчеты текущего периода. Это способствует повышению точности измерения. Формула изобретения Цифровой преобразователь для фаэометра, содержащий последовательно соединенные.стробоскопический преобразователь, входом соединенный с информационным входом устройства, аналого-цифровой преобразователь и блок мального кода, последовательно соединенные синхронизатор, соединенный с входом опорного си 1 нала устройства, делитель частоты и запоминающий блок, о т л и ч а ю щ и й с я тем, что, с целью повышения точности измерения в случае наложения импульсной помехи 10 на информационный сигнал, он снабженсумматором, буферным регистром, блоком деления, выход которого является выходом устройства, и мультиплексором, первый информационный вход которого соединен с выходом блока деления, второй. информационный вход соединен с выходом аналого-цифрового преобразователя, управляющий вход - с выходом блока выявления максимального или минимального кода, а выход соединен с цервым входом сумматора, причем выход буферного регистра соедйнен с первым входом блока деления и вторым входом сумматора, информационный вход буферного регистра подключен к выходу запоминающего блока, второй выход делителя частоты соединен с вторым входом блока деления, второй выход аналого-цифрового преобразователя подключен к управляющему входу запоминающего блока, выход сумматора - к информационному входу запоминающего блока, а выход синхронизатора подключен параллельно к вторым входам стробоскопического и аналого-цифрового 35преобразователей и к управляющему входу буферного регистра,