Обнаружитель комбинаций двоичных сигналов

(504 Н Ц ф ОПИСАНИЕ ИЗОБРЕТЕ ЕТЕЛЬСТВ А ВТОРСКО в обн ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(56) Авторское свидетельство СССР У 987859, кл. Н 04 Я 5/16, 1979. (54) ОБНАРУЖИТЕЛЬ КОМБИНАЦИЙ ДВОИЧНЫХ СИГНАЛОВ(57) Изобретение относится к технике связи. Цель изобретения - обеспечение возможности обнаружения комбинаций произвольной длины и обнаружения одновременно двух комбинаций, а также упрощение устр-ва при больших длинах обнаруживаемых комбинаций. Обнаружитель содержит регистр 1 сдвига информации, мультиплексоры 2 н 3, эл-т ИСКЛЮЧАЮЩЕЕ ИЛИ 4, счетчик 5 импульсов, анализатор 6 несовпаденийаруживаемом блоке, счетчик 7 длины обнаруживаемого блока, счетчик8 адреса, блок постоянной памяти(БПП) 9, формирователь 10 импульсов,эл-ты И 11, 14 и 18, счетчик 12 количества.обнаруженных блоков, анализатор 13 обнаруживаемой комбинации,триггер 15, анализатор 16 окончаниясообщения и одновибратор 17. На выходах мультиплексоров 2 и 3 присутствуют соответственно входная и эталонная информации. В обнаружителепроисходят поразрядные сравнения входной и эталонной последовательности ддо тех пор, пока не обнаружен искомый блок или признак конца сообщенияанализатором 16, Цель достигаетсявведением мультиплексоров 2 и 3,э-та ИСКЛЮЧАЮЩЕЕ ИЛИ 4, анализаторов6, 13 и 16, счетчиков 7, 8 и 12, БПП9, формирователя 10, триггера 15 иодновибратора 17. 1 ил.Изобретение относится к связи, может быть использовано в приемных устройствах или в устройствах обработки данных для обнаружения комбинации двоичных сигналов известного типа при неизвестном моменте прихода,Целью изобретения является обеспечение воэможности обнаружения комбинаций произвольной длины и обнаруже ния одновременно двух комбинаций, а также упрощение устройства при больших длинах обнаруживаемых комбинаций.На чертеже приведена структурная электрическая схема обнаружителя ком бинаций двоичных сигналов.Обнаружитель содержит регистр 1 сдвига информации, первый 2 и второй 3 мультиплексоры, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, счетчик 5 импульсов, 20 анализатор 6 несовпадений в обнаруживаемом блоке, счетчик 7 длины обнаруживаемого блока, счетчик 8 адреса, блок 9 постоянной памяти, формирователь 10 импульсов, первый элемент И 25 11, счетчик 12 количества обнаружен-ных блоков, анализатор 13 обнаруживаемой комбинации, второй элемент И 14, триггер 15, анализатор 16 окончания сообщения, рдновибратор 17 и третий ЗО элемент И 18.Обнаружитель комбинаций двоичных сигналов работает следующим образом.При включении устройства триггер 15 счетчик 8 и счетчик 5 принудительно устанавливаются н ноль внешним устройством, в результате чего на адресных входах блока 9 устанавливается нулевой адрес, по которому из него считываются следующие коды: на пя тых выходах - код длины обнаруживаемого блока, на И четвертых выходах - код эталонной последовательности обнаруживаемого блока, на К третьих выходах - код максимально допустимого числа несовпадений обнаруживаемого блока, на Б вторых выходах - код числа блоков обнаружинаемой комбинации, на М первых выходах - код комбинации, являющейс ризам ои 5 О сообщения, Двоичный сигнал с уровнем логического "О" или логической "1" поступает на информационный вход регистра 1, в котором он последовательно продвигается с помощью сопровождающих синхроимпульсов, вырабатываемых устройством синхронизации.В регистр 1 записывается вновь пришедший сигнал с одновременным сдвигом ранее хранящейся там инрормацией. Каждый синхроимпульс осуществляет также предварительную запись кода длины обнаруживаемого блока в счетчик 7, установку н нуль счетчика 5 и запускает формирователь 10,Формирователь 1 О вырабатынает импульсы, поступающие на вычитающий вход счетчика 7. Состояние выходов счетчика 7 изменяется от предварительно записанного значения до нуля и воздействует на адресные входы первого 2 и второго 3 мультиплексора, чем достигается поочередный опрос их входов. Достигнув нулевого значения счетчик 7 вырабатывает на выходе "Меньше или равно нулю" сигнал, поступающий на вход блокировки формирователя 10 и запрещающий выработку импульсов.На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 возникают единичные сигналы при несовпадении сигналов на опрашиваемых одноименных входах первого 2 и второго 3 мультиплексоров, На выходе первого мультиплексора 2 присутстнует входная информация, на выходе второго мультиплексора 3 - эталонная. На третий вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 поступают импульсы частоты стробирования с формирователя 10. Выявленные несовпадения подсчитываются счетчиком 5 и передаются для сравнения на анализатор 6. При непревышении значения счетчика 5 заранее заданного значения максимального допустимого числа несовпадений, код которого поступает из блока 9, на выходе анализатора 6 появляется единичный сигнал, поступающий на первый вход второго элемента И 14, где он стробируется единичным сигналом с выхода "Меньше ИЛИ равно нулю" счетчика 7,Таким образом, если после опроса всей последовательности блока количество несовпадений не превысило заранее заданного, то принимается решение об обнаружении первого блока обнаруживаемой комбинации и сигнал с выхода второго элемента И 14 через однонибратор 17 воздействует на счетный вход счетчика 8, изменяя состояние его выходов и, следовательно, состояние блока 9, подготавливая таким образом устройство для обнаружения следующего блока.Одновременно сигнал с выхода второго элемента И 14 поступает на счет 3 13257ный вхбд счетчика 12. Если же первыйблок не был обнаружен, то вновь пришедший синхроимпульс перезаписываетинформацию в регистре 1 и обнулит)счетчик 5. Далее будут снова проходить поразрядные сравнения входной иэталонной последовательности и так дотех пор, пока не будет обнаружен искомый блок или признак конца сообщения анализатором 16. Счетчик 12 приобнаружении каждого блока увеличивает свое состояние на единицу,Анализатор 13 сравнивает содержимое счетчика 12 с числом блоков обнаруживаемой комбинации, поступающейиз блока 9, и при равенстве этих чисел выдает единичный сигнал обнаружения двоичной комбинации на первыйэлемент И 11, где он стробируется выходным сигналом одновибратора 17,С выхода первого элемента И 11сигнал поступает на второй установочный вход триггера 15, на установочный вход счетчика 8 и на установочный вход счетчика 12. Установка триггера 15 в единичное состояние говорит о начале сообщения, уровень логической "1" с выхода триггера 15передается на второй вход третьегоэлемента И 18, разрешает передачуна выход сигналов, поступающих напервый вход третьего элемента И 18 спервого выхода регистра 1. Анализатор 16 при совпадении входной инфор 35мацйи с кодом комбинации, служащейпризнаком конца сообщения, выдает сигнал, который поступает на первый установочный вход триггера 15 и на первый установочный вход счетчика 8.Уровень логического 0 с выхода триггера 15, воздействуя на третий элемент И 18, блокирует выход устройства.Если же при регистрации будет обнаружен первый блок комбинации, говорящий о начале нового сообщения,.то установка триггера 15 в ноль, блокировка регистрации, произойдет подвоздействием сигнала, поступающего свыхода второго элемента И 14 на входтриггера 15. Формула изобретенияОбнаружитель комбинаций двоичных сигналов, содержащий регистр сдвига информации, синхронизирующий вход которого объединен с установочным входом счетчика импульсов, а также первый, второй и третий элементы И, о т 24 4л и ч а ю щ и й с я тем, что, сцелью обнаружения комбинаций произвольной длины и обнаружения одновременно двух комбинаций, а также упрощения устройства при больших длинахобнаруживаемых комбинаций, введеныпервый и второй мультиплексоры, элемент ИСКЛЮЧЛЮИЕЕ ИЛИ, анализатор несовпадений в обваруживаемом блоке,формирователь импульсов, счетчик длины обнаруживаемого блока, счетчикадреса, триггер, блок постоянной памяти, счетчик количества обнаруженных блоков, анализатор обнаруживаемой комбинации, одновибратор и анализатор окончания сообщения,выходкоторого подключен к объединеннымвходу установки нуля, счетчика адреса и первому входу установки нулятриггера, вход установки единицы которого объединен со вторым входомустановки нуля счетчика адреса и сустановочным входом счетчика количества обнаруженных блоков, и подключенк выходу первого элемента И, первыйвход, которого объединен со счетнымвходом счетчика адреса и подключен квыходу одновибратора, вход которогообъединен со вторым входом установки нуля триггера и счетным входомсчетчика. количества обнаруженных блоков и подключен к выходу второго элемента И, первый вход которого соединен с выходом анализатора несовпадения в обнаруживаемом блоке, К первых входов которого соединены с К вы- .ходами счетчика импульсов, вход которого соединен с выходом элемента ИС 1 КЛЮЧАЮЩЕЕ ИЛИ первый и второй входыкоторого соединены с выходами соответственно первого и второго мультиплексоров, третий вход элемента ИСКЛЮЧАКЩЕЕ ИЛИ подключен к первому выходу формирователя импульсов, второйвыход которого подключен к вычитающему входу счетчика длины обнаруживаемого блока, синхрониэирующий входкоторого объединен с синхронизирующими входами формирователями импульсов и регистра сдвига информации, Явыходов которого подключены к соответствующим И входам первого мультиплексора, а первый разряд - к первому входу третьего элемента И, второй вход которого соединен с выходом .триггера, причем первые М из К выходов регистра .сдвига информации подключены к соответствующим М первымСоставитель В. ШевцовРедактор А, Шулла ТехредЛ.Сердюкова Корректор А.Тяско Заказ 3127(Я Тираж 638 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 5 13257 ,входам анализатора окончания сообщения, вторые М входов которого подключены к соответствующим М первым выходам блока постоянной памяти Б вторых выходов которого подключены к соответствующим Б первым входам анализатора обнаруживаемой комбинации, Б вторых входов которого подключены к соответствующим Б выходам счетчика количества обнаруженных блоков, вы ход анализатора обнаруживаемой комбинации подключен к второму входу первого элемента И, К третьих выходов блока постоянной памяти подключены к соответствующим К вторым входам ана . лизатора несовпадений в обнаруживаемом блоке, М четвертых выходов блока 24 бпостоянной памяти подключены к Х первым входам второго мультиплексора,Ь вторых входов попарно объединены ссоответствующими Ь вторыми входамипервого мультиплексора и подключенык соответствующим Ь выходам счетчика длины обнаруживаемого блока, выход"Меньше - или - равно нулю" которогоподключен к объединенным второму входу второго элемента И и входу блокировки формирователя импульсов, К информационных входов счетчика длиныобнаруживаемого блока подключены ксоответствующим К пятым выходам бло"ка постоянной памяти адресные входыкоторого подключены к выходам счетчика адреса.