Интегратор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 9) 51)4 С 06 С 7/1 ЕНИ ИЕ ИЗ КОМУ СВ(21) 39687 (22) 2110 (46) 23.03 (71) Куйбь тут им.ак ( 2) В.А.М (53) 681. 3 . (56) Кори ан ало говые 17/24-24.87. Бюл, В 11ппевский авиациад,С.П,Королеваедников35 (088,8)Г Корни аналог ный инсти Т. Электронныео-цифровые выч М.: Мир," 1968 лит ьные машины. фиг.10.1. ексеенко А.Г зионных анало и связь, 198 ИНТЕГРАТОРс.41 и др, Применениеовых ИС. - М.: с.81, табл.3.2. прец Ради (54) (57) нало;ной зобретение относитс нно-измерите овой информацехнике и може ыть использова ана оан при построении логовых устрой усреднения сиг интегрирующих изобретения -говых и цчастност в ф дляорах в в анализа ьтметрах и т.д. ьппение точности ель тегратор позволя тегриров ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ производить ввод начальных условиибез потери входной информации во время ввода начальных условий, независимо от изменений длительности следующих друг за другом циклов интегрирования, за счет введения вспомогательного интегратора, образованного операционным усилителем 2, в цепь обратной связи которого включены интегрирующий конденсатор 6 и последовательно соединенный с ним масштабный резистор 4, двухпозиционным переключателем 10, масштабным резистором 3. Вспомогательный интегратор подключают к информационному входу интегратора на время установки начальных а условий основного интегрирующего усилителя, на операционном усилителе 1, с последующим переносом заряда с; йнтегрирующего конденсатора 6 на ин- С тегрирующий конденсатор 5 основного интегрирующего усилителя путем комиай мутации ключей 8, 9 и переключателя 10, блока синхронизации 14, 2 ил.ЯР1 129Изобретение относится к информационно-измерительной технике и можетбыть использовано при построении аналоговых и цифроаналоговых устройствдля усреднения сигналов в анализаторах, интегрирующих вольтметрах, атакже в других устройствах, где припроведении операций интегрированиятребуется точная начальная установкаинтегратора,Цель изобретения - повышение точности интегрирования.На фиг.1 приведена схема предлагаемого интегратора; на фиг.2 - временные диаграммы, поясняющие егоработу,Интегратор содержит два операционных усилителя 1 и 2, масштабныерезисторы 3 и 4, интегрирующие конденсаторы 5 и 6, аналоговый запоминающий блок 7, ключи 8 и 9, двухпозиционный переключатель 10, информационный вход 11 интегратора, вход12 задания режима работы интегратора,выход 13 интегратора, блок 14 синхронизации, источник 15 задания начальных условий. Блок 14 синхронизации состоит из двух одновибраторов16 и 17 и элемента И 18, Аналоговыйзапоминающий блок выполнен на накопительном конденсаторе 19 и ключе20, управляющий вход которого является входом управления записью аналогового запоминающего блока.Операционный усилитель 1 с интегрирующим конденсатором 5 и масштабным резистором 3 образуют интегрирующий усилитель.Интегратор работает следующимобразом,С приходом очередного импульсаП управления в момент временина вход 1 2 управления режимом, аследовательно, и на вход запускаблока 14 синхронизации (фиг.2 а) последний на своих выходах вырабатывает управляющие сигналы 0 .,14- Ф. фН, , У (фиг,2 б,в,г) так, что импульс П,на первом выходе длиннееимпульса П на втором выходе наи-явремя, достаточное для приведенияинтегрирующего усилителя, выполненного на первом операционном усилителе 1, к начальным условиям (к напряжению 17 источника 15 задания на 15чальных условий).Под действием сигнала Ум, с первого выхода блока 14 синхронизацииключ 8 размыкается, а переключатель8775 2 10 замыкает первый и второй выводы,при этом напряжение, полученное интегрирующим конденсатором 5 в процессе интегрирования в предыдущемцикле интегрирования интегрирующимусилителем, образованным масштабнымрезистором 3, замкнутым ключом 8,операционным усилителем 1 и конденсатором 5, сохраняется неизменнымдо момента времени й, замыкания ключа 9 под действием управляющего сигнагга У поступающего с третьеговыхода блока 14 синхронизации. Таккак в интервале времени, не превышаающем Т, от момента 1, на вход управления записью аналогового запоминаю 5 Ю 5 щего блока 7 поступает импульс управ 1,4 .ЦР т С, зх фбн ления П, с второго выхода блокасинхронизации 14, то выходное напря 20 жение операционного усилителя 1, равгное напряжению на конденсаторе 5, аследовательно, и интегралу входногонапряжения за последующий цикл измерения, запоминается в аналоговомзапоминающем блоке 7, с выхода которого оно поступает на выход 13 интегратора (фиг,2 к,л),После окончания импульса У на11- Явтором выходе блока 14 синхронизациии в течение оставшейся часи импульса П , на его первом выходе вырабатывается импульс управления П э натретьем выходе блока 14 синхронизации, под действием которого замыкается ключ 9 и напряжение на конденсаторе 5 устанавливается равным напряжению источника 15 начальных условий (фиг,2 к). При нулевых начальных условиях напряжение источника4015 начальньж условий равно нулю, .т.еисточник 15 может и .отсутствовать.В течение времени действия импульса У, , на первом выходе блока 14синхронизации (фиг.2 б) коммутация.переключателя 10 приводит к образо"ванию вспомогательного апериодического звена на элементах 2-4 и 6,при этом напряжение Пна конденсаторе 6 под действием входного сигнала О, (фиг.2 д) в момент времениокончания импульса Г с первоговыхода блока 14 синхронизации становится равным (фиг.2 и)55где С 6 - емкость конденсатора 6;К - сопротивление резистора 3,По окончании действия импульса 0на первом выходе блока 14 синхронизации с момента времени 1 ключ 5 8 замыкается, а переключатель 1" замыкает вход и выход операционного усилителя 2, при этом напряжение Бна выходе операционного усилителя 2 устанавливается равным нулю,. а конденсатор 5 начинает заряжаться с на пряжения 0 входным током 1, (фиг.2 е), с информационного входа 11 через резистор 3 и током 1 (Фиг,2 э) разряда конденсатора 6, при этом напряжение на конденсаторе 5, а следовательно, и на выходе операционного усилится 1 (фиг,2 к) изменяется по законун20,-,-Ць"Ц 3с, "У,а. -з ьК СЕсли выбРать К С ) (3-5) ( - 1 то последним членом в выражении (2) можно пренебречь, и тогда 11.,=П+ -П,1з вннТаким образом, к моменту й окончания очередного интервала интегри рования на выходе операционного усилителя 1, а следовательно, и на выходе 13 интегратора (фиг,2 л), будет напряжение, равное интегралу входного с учетом начальных условий без 45 потери точности при изменении времени интегрирования и беэ потери входной информации из-за времени, необходимого для установления начальных условий интегратора. Кроме того, на 50 точность интегратора не влияют величины емкости конденсатора 6 и сопротивления вспомогательного резистора 4, при этом настройка интегратораупрощается,Формула и з обретенияИнтегратор, содержащий первый операционный усилитель, между входом ивыходом которого включен первый интегрирующий конденсатор, первый масштабный резисторпервый вывод которого является информационным входоминтегратора, второй операционныйусилитель, выход которого соединенс первым выводом второго масштабногорезистора, аналоговый запоминающийблок, информационный вход которогоподключен к выходу первого операционного усилителя, а выход являетсявыходом интегратора, и два ключа,о т л и ч а ю щ и й с я тем, что,с целью повышения точности интегрирования, в интегратор введены второйинтегрирующий конденсатор, источникзадания начальных условий, двухпозиционный переключатель и блок синхронизации, вход запуска которого является входом задания режимов работыинтегратора, первый выход подключенук входу управления записью аналогового запоминающего блока, второй выходсоединен с управляющим входом первогоключа, включенного между первым выводом источника задания начальныхусловий и входом первого операционного усилителя, соединенным черезвторой ключ, управляющий вход которого подключен к третьему выходублока синхронизации с вторым выводомпервого масштабного резистора, второй вывод источника задания начальных условий подключен к выходу первого операционного усилителя, входыдвухпозиционного переключателя соединены соответственно с вьмодом второго операционного усилителя и свторым выводом первого масштабногорезистора, соединенным через второйинтегрирующий конденсатор с вторымвыводом второго масштабного резистора, вход второго операционного усилителя подключен к выходу двухпозиционного переключателя, управляющийвход, которого связан с третьим выходом блока синхронизации,.Сердокова Корр Со тор С.Шекмар Редактор Е.Папп ехр акаэ 891 исноеСССР б д,графическое предприятие, г,ужгород, ул.Проектн Производственн Тираж б 73 ЗНИИПИ Государственно по делам иэобретений 113035, Москва, Ж, По комитет открыти ачшская