Преобразователь импульсно-временных кодов

(19) (111 Я)4 НО И АВТОРСКОМУ ТЕЛЬСТВУ аСССР28.10.81. У 9 ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Глобус М.А. Двоичное кодировние в асинхронных системах. - М.:Связь, 1972, с.70, рис.10 а, с.74,рис.14 а.Ланцов А.Л. и др. Цифровые устроства на комплементарных МДП интегралных микросхемах. - М.: Радио и связс.24-25, рис.1,15.Авторское свидетельство99152, клН 03 М 5/08,(54) ПРЕОБРАЗОВАТЕЛЬ ИМПУЛЬСНО-ВРЕМЕННЫХ КОДОВ(57) Изобретение относится к импульсной технике и автоматике и может бытьиспользовано в приемопередатчикахмногоимпульсных сигналов, например,в линиях связи ВИМ-ИВК. Цель изобретения - расширение функциональныхвозможностей преобразователя за счетвозможности работы в режимах шифрации и дешифрации. Преобразователь содержит элемент И-НЕ 1, регистр 2 сдвига, многовходовый элемент И-НЕ илиИЛИ-НЕ З,триггер 4,элементы И 5, 6 и7, элемент 8 задержки, блок 9 выделения фронта, генератор 1 О импульсов,входы 11 и 12 и выходы 13 и 4. 3 ил.1 12Иэобтение относится к импульсной технике и автоматике и может бытьиспользовано в приемопередатчикахмногоимпульсных сигналов, например,в линиях связи ВИН - ИВК,Цель изобретения - расширениефункциональных возможностей преобразователя за счет возможности работы в режимах шифрации и дешифрации.На фиг.1 представлена структурнаясхема предлагаемого преобразователя;на фиг,2 и 3 - временные диаграммыработы преобразователя в режимах кодирования и декодирования.Преобразователь содержит элементИ-НЕ 1, регистр 2 сдвига, многовходовый элемент И-НЕ или ИЛИ-НЕ З,триггер 4, первый, второй и третий элементы И 5-7, элемент 8 задержки, блок9 выделения фронта, генератор 10импульсов, первый и второй входы 11и 12, первый и второй выходы 13 и 14,Элемент 3 представляет собой базовый элемент цифровой техники, выполняющий логические функции И или ИЛИв зависимости от логического уровнявходных сигналов.Блок 9 выделения фронта выполнен,например, в виде аналогового или цифрового дифференцирующего устройства,На фиг.2 обозначены: а - импульсна входе 11 устройства; б - импульсна входе регистра 2 сдвига; в; - импульс на х-м выходе регистра 2 сдвига (=1,2и); г - сформированныйИВК на инверсном выходе элемента 3 ина выходе 13 устройства (г=в У в ц1ч в) . На фиг. 3 обозначены: а -дешифрируемый ИВК на входе 12 устройства и входе регистра 2 сдвига; б,-й импульс дешифрируемого ИВК на. 1-м вьп;оде регистра 2 сдвига в моментС появления и-го импульса на и-мПвыходе; в - дешифрированный ИВК (импульс совпадения) на прямом выходеэлемента 3 и на выходе 14 устройства(в-б, б 2 бп)Уровни сигналов на фиг.2 и 3 показаны в предположении, что высокомууровню сигнала соответствует логический символ ",1", а низкому уровню -символ "0", и что заявленное устройство и сопрягаемые с ним по входу ивыходу блоки выполнены в логическойсистеме элементов Шеффера, котораяхарактеризуется соотношениями 1 х 1=1;О У 0 = О. Если предлагаемое устройство и сопрягаемые блоки выполнены в95526 2 5 10 15 20 25 30 35 40 45 50 55 системе элементов Пирса, характеризующейся логическими функциями О хх 0 = О; 1 Ч 1 = 1, то уровни всехсигналов должны быть заменены на прбтивоположные,Преобразователь работает следующимобразом,Одиночный импульс, подлежащийшифрированию, т.е, приборазованию вИВК, поступает на вход 11 устройстваи далее идет на вход элемента И-НЕ 1и вход триггера 4, Триггер устанавливается в состояние Б, что соответствует режиму работы устройства вкачестве шифратора ИВК.Импульс с первого входа 11 устройства одновременно с установкой триггера 4 в состоянии "Б" устанавливает в такое же состояние регистр 2сдвига, т,е, записывает во все егоячейки символ "1. Одновременно сигнал с Б-выхода триггера 4 переводитрегистр 2 сдвига в режим сдвига слева направо ( -) и удерживает регистр 2 в этом режиме в течение всего времени пребывания устройства врежиме шифратора,Сигналом с выхода триггера 4 открываются элементы И - НЕ 1 и И 5, а элементы Р 6 и 7 закрываются, Через открытый элемент И-НЕ 1 входной сигналв виде импульсов низкого уровня (смена уровня обеспечивается инверсиейна выходе элемента ) поступает напервый информационный вход 01 регист 1ра 2 сдвига и продвигается по нему(слева направо) с помощью импульсовсдвига от генератора 10.Элемент 3 для импульсов низкогоуровня работает как элемент ИЛИ-НЕ.Поэтому на его первом инверсном выходе, по мере продвижения входногоимпульса в регистре 2 сдвига, образуется серия импульсов высокого уровня с междуимпульсными интервалами,задаваемыми подключением входов элемента 3 к выходам регистра 2 сдвига,т.е. требующийся ИВК. Через первыйэлемент И 5 эта серия импульсов проходит на первый выход 13 устройства,В этом время импульс низкого уровняс последнего выхода регистра 2 сдвига через последовательно включенныеблок 9 выделения фронта и элемент 8задержки поступает на второйинверсный вход триггера 4 и переводит егов состояние К. Задержка импульсасброса в элементе 8 на время ьС ъ ь, 1295526где т - длительность выходных импульсов элемента 3, необходима для того, чтобы элемент И 5 не закрылся до полного прохождения через него последнего импульса сформированного 5 ИВК.После перевода триггера 4 в состояние "К" преобразователь. переключается в режим дешифратора.Импульс низкого уровня с последнего выхода регистра 2 сдвига, пройдя через блок 9 выделения фронта в элемент 8 задержки, одновременно с переводом триггера 4 в состояние "К" устанавливает в такое же состояние регистр 2 сдвига, т.е. записывает во все его ячейки символ "О", а сигнал с К-выхода. триггера 4 переводит регистр 2 сдвига в режим сдвига справа налево ( - ) и удерживает его в этом режиме в течение всего времени пребывания устройства в режиме дешифратора, Импульсы высокого уровня с выхода элемента И 7 поступают на второй информационный вход 02 регистра 2 сдвига и продвигаются по нему в виде символов "1". В режиме дешифратора элементы И-НЕ 1 и И 5 закрываются, а третий и четвертый элементы И 6 и 7 открываются сигналом с друго- З 0 го выхода триггера 4. На второй вход 12 устройства поступает серия импульсов высокого уровня, представляющая собой ИВК, подлежащий дешифрированию. Через элемент И 7 этот ИВК поступает 35 на вход регистра 2 сдвига и продвигается по нему справа налево. Для импульсов высокого уровня элемент 3 работает как элемент И-НЕ. Поэтому, когда все импульсы дешифрируемого ИВК 40 поступят в регистр 2 сдвига, на втором прямом выходе элемента 3 образуется импульс совпадения высокого уровня, представляющий собой дешифрированный ИВК, ранее поступивший на 45 второй вход устройства. Через элемент И 6 этот импульс идет на второй выход 14 устройства.В режиме дешифратора (состояние "К" триггера 4) устройство находится 50 до поступления на его первый вход очередного импульса, подлежащего шифрированию, после чего устройство вновь переходит в режим шифратора (состояние "3" триггера 4), и процесс пов торяется. Такое чередование режимов работы устройства полностью соответствует, например, режиму работы линии связи ВИМ-ИВК, в которой послеодного сеанса передачи могут проходить несколько сеансов приема,В процессе перехода иэ режима дешифратора в режим шифратора блок 9выделения фронта, срабатывающий только от переднего фронта импульса, снимаемого с последнего выхода регистра2 сдвига, препятствует удержанию триггера 4 в состоянии "К" (в момент,когда он должен переключиться в состояние "Я") низким логическим уровнемна последнем выходе регистра 2 сдвига при отсутствии на этом выходе импульсов дешифрируемого ИВК.Формула изобретенияПреобразователь импульсно-временных кодов, содержащий генератор импульсов, выход которого подключен к тактовому входу регистра сдвига и блок выделения фронта, о т л и ч а ющ и й с я тем, что, с целью расширения функциональных возможностей преобразователя за счет возможности работы в режимах шифрации и дешифрации, в него введены многовходовый элемент И-НЕ или ИЛИ-НЕ, триггер, элемент задержки, элементы И и элемент И-НЕ, выход которого соединен с первым информационным входом регистра сдвига, выходы которого подключены к соответствующим входам многовходового элемента И-НЕ или ИЛИ-НЕ, инверсный выход которого соединен с первым входом первого элемента И, прямой выход соединен с первым входом второго элемента И, инверсный выход регистра сдвига через последовательно соединенные блок выделения фронта и элемент задержки соединен с входами обнуления регистра сдвига и триггера, прямой выход которого подключен к первому входу элемента И-НЕ, первому управляющему входу регистра. сдвига и второму входу первого элемента И, инверсный выход триггера соединен с вторым входом второго элемента И,вто рым управляющим входом регистра сдви. га и первым входом третьего элемента И, выход которого подключен к второч му информационному входу регистра сдвига, второй вход элемента И-НЕ объединен с установочными входами триггера и регистра сдвига и является первым входом устройства, второй вход третьего элемента И является