Устройство для приема сигналов, закодированных с избыточностью

СОЮЗ СОВЕТСНИХСОЦИА ЛИСТ ИЧЕСНРЕСПУБЛИК 19) И 51) 4 С 08 С 19 28 ОМИТЕТ СССРНИЙ И ОТНРЫТИИ ГОСУДАРСТВЕНН ПО ДЕЛАМ ИЗОБ ОЛИСАНИЕ ИЗОБРЕТЕНИ А ВТОРСКОМ ИДЕТЕЛЬСТВ ИЕМА СГНАЛОВОЧНОСТЫ 0ится к техник ЛЯИЗБотн(61) 915272(72) А.В.То З,Н,Король,ТРОИСТВООВАННЬХ С зобретени М 39й, В. ет испол Дронов, Е.А.Сп мехо сигн тоичнвости ов, ель и мехоустойч при обр ышкин 1.398(088. торское св 2, кл, Н 0 1/10, 1982 лах с ройст решаю форми еменнь пар о ССС тельс 17/1 содержит пер блоки, дете ователь ипот бо(5 7)связи оваться для пома дискретныхтения - повышен приема в канааметрами, Устый 2 и второй 3тор 4 качества,етических сигна1265827 Если синхронно с поступлением решения об элементе ("1" или "О") сигнал "9" с детектора 4 качества не поступает, то в столбце матрицы памятиформирователя 5 гипотетических сигналов записывается решение, принятоерешающим блоком 2, Если же сигнал "9"поступил, элемент, поступающий с блока 2, во внимание не принимается и встолбце матрицы записывается равноеколичество "О" и "1", в верхней половине строк матрицы - "О", в нижней -ц 111При поступлении следующего сигнала 35 и и9 на длине того же кодового словав очередном столбце матрицы заполняются в каждой из половинок строк разбитой пополам в верхней части строк"О", ав нижней - "1", и так каждыйраз с приходом очередного сигнала "9"на длительности кодового слова, доразрешенного числа стираний КЗ, свялов, блок 6 управления, блок 7 ключей, блок 8 свертки, блок 9 сравнения, дополнительный блок 10 сравнения, интегратор 11, аналоговый элемент 12 памяти, формирователь 13 пороговых уровней, счетчик 14 импульсов. В устройстве производится изменение уровня порога детектора качестИзобретение относится к технике связи, может использоваться для помехоустойчивого приема дискретных сигналов и является усовершенствованием устройства по авт, св, 9 915272.Цель изобретения - повьппение номе. хоустойчивости приема в каналах с переменными параметрами.На фиг,1 представлена структурная схема устройства; на фиг.2 - структурная схема блока управления устройства.Устройство содержит элемент 1 задержки, первый 2 и второй 3 решающие блоки, детектор 4 качества, формирователь 5 гипотетических сигналов,блок 6 управления, блок 7 ключей, блок 8 свертки, блок 9 сравнения, дополнительный блок 10 ключей, интегратор 11, аналоговый элемент 12 памяти, формирователь 13 пороговых уровней и счетчик 14 импульсов. Блок 6 управления содержит элемент 15 синхронизации, цифроаналоговый преобразователь 16, первый 17 и второй 18 пороговые элементы и ключ 19.Устройство работает следующим образом.На вход устройства поступают искаженные помехами двоичные сигналы, уровень которых изменяется в зависимости от коэффициента передачи канала связи. Первый решающий блок 2 принимает решение по каждому элементу с задержкой на один такт рабочей часто,ты дискретного канала связи й и ошибается тем чаще, чем интенсивней помехи в канале связи и чем меньше его коэффициент передачи. Одновременно с работой решающего блока 2 детектор 4 качества принимает решение о надежности принятия решения блоком 2 по каж 5 10 15 20 ва в соответствии с изменением параметров канала связи, что позволяет за счет сравнения характеристик некоторого числа наиболее вероятных сообщений уменьшить влияние изменения параметров канала связи на помехоустойчивость приема. Дополнительное к авт. св. У 915272. 1 з.п. Ф-лы, 2 ил. дому элементу избыточного кодовогослова, В начальный момент времениблок 6 управления по принятой двоичной последовательности специальнойконфигурации с выхода решающего блока2 и сигналам детектора 4 качества определяет границы кодовых слов (цикл),что соответствует появлению на еговыходах сигналов определяющих началои конец обрабатываемых кодовых словрешающим блоком 3, формирователем 5гипотетических сигналов, блоком 7ключей и блоком 8 свертки. При недостаточной надежности принимаемогоэлемента блоком 2 детектора 4 качества выдается сигнал Я" на входформирователя 5 гипотетических сигналов,который Формирует в виде строк матрицы гипотетические последовательностиследующим образом."2 ЪЕ 1 р 1 22 ш, ш, Сп У с 4 р 1 2 ЕБш п) еэ пзанного с минимальным кодовым расстоянием й соотношением К в = допределяющего размер матрицы гипоте)тически 1 последовательностей размерапх 2 дв,5формирователь 5 приводит сАормированные последовательности к виду канальных сигналов Я(С), имеющих местона входе устройства. Полученные такимобразом гипотетические сигналы Б(с) 10с выхода формирователя. 5 одновременнос выходным сигна),ом у(ь) = р(ь) хх Я (1) + п(е) элемента 1 задержкипоступают на блок 8 свертки, где осуществляется их свертка "в целом" на 15длине кодовой комбинации. Результатысверток поступают в блок 9 сравнения,где входу с максимальным результатомсверткина выходе в соответствииставится выходной сигнал "1", разрешающий считывание в соответствующейстроке матрицы формирователя 5 последовательности во второй решающийблок 3.Выход детектора 4 качества соединен также с входом блока 6 управления, который подсчитывает число сигналов "9" на длительности каждого кодового слова. Если их количество превышает корректирующую способность ис пользуемого для передачи сообщенийкода, то блок 6 открывает сигналомс второго выхода первый кгцоч блока 7ключей, блокируя остальные ключи, иэлементы первой строки матрицы памятие 5поступают в решающий блок 3, решающийв режиме исправления ошибок. В противном случае сигналом "1" с блока 9сравнения считываются элементы соответствующей строки матрицы памяти,кроме того, этим же сигналом открывается тот ключ дополнительного блока10 ключей, на другой вход которогопоступает сигнал, соответствующиймаксимальному результату сверток на 45длине 1-го кодового слова,ПЕ е Пп(Е) Б(Е) ДЕ50е)Е Э.где е = ) Б;(г) Б(е) де.О Сигналы максимальных результатов свертки с выхода дополнительного блока 10 ключей поступают на вход интегратора 11, где накапливаются на длительности 1 кодовых слов, равной интервалу локальной стационарности канала связи, на которой коэАфициентр(е) остаегся неизменным, т.е, р(1)= д, а затем записывается в элемент12 памяти, где хранится в течение последующего интервала накопления в ви 0Е- =и, Е.+.моксЕеБПЕЭп(Е) Б; (Е) дг ПЕЕе = дГпЕ ео По данному сигналу Аормирователь13 вырабатывает два пороговых сигналадетектора 4 качества где ш, и шп - постоянные коэАфициенты, необходимые для обеспечения нормальной работы пороговых схем детектора 4,Интервал накопления интегратора 11 и интервал хранения элемента 12 памяти зацается сигналом переполнения счетчика 14, появляющегося после обработки каждого К-го кодового слова. В случае появления на длине кодового слова числа стираний более чем И,пд. на дополнительном выхода блока 6 управления появляется сигнал "Влпросдля канала обратной связи.Предлагаемое устройство для приема сигналов, закодированных с избыточностью, позволяет в каналах связи с переменными параметрами снизить вероятность появления ошибок на выходе устройства, что для реальных каналов связи обеспечивает выигрыш) в помехоустойчивости по отношению к известному устройству на 1-2 порядка. формула изобретения 1, Устройство для приема сигналов, закодированных с избыточностью по авт. св, У 915272, о т л и ч а ю щ ее с я тем, что, с целью повышения помехоустойчивости приема, в устройство введены счетчик импульсов дополнительный блок ключей, интегратор, аналоговый элемент памяти и формирователь пороговых уровней, выход решающего блока соединен с вторым входом блока управления, первый выход кото1265827 рого соединен с третьим входом формирователя гипотетических сигналов ивходом счетчика импульсов, выход которого соединен с первыми входами интегратора и аналогового элемента памяти, первые и вторые входы дополнительного блока ключей соединены соответственно с выходами блока сверткии блока сравнения, выход дополнительного блока ключей соединен с вторымвходом интегратора, выход интеграторасоединен с вторым входом аналоговогоэлемента памяти, выходкоторого соединен с входом формирователя пороговых сигналов, первый и второй выходыкоторого соединены соответственно стретьим и четвертым входами детекторакачества, третий выход блока угравления является вторым выходом устройства. 20 Составитель В,ФедотовТехред В.Кадар Корректор В,Бутяг актор А.Ворович Заказ 5668 аж 515нного комений и от 5, Раушск Тир осударств ам изобре осква, Ж Подписнотета СССРрытий ВНИИП по 1130352. Устройство по п.1, о т л и -ч а ю щ е е с я тем, что блок управ ления содержит элемент синхронизации,цифроаналоговый преобразователь, пороговые элементы и ключ, выход элемента синхронизации соединен с первыми входами цифроаналогового преобразователя и ключа и является первымвыходом блока управления, выход цифроаналогового преобразователя соединен с первыми входами первого и второго пороговых элементов, выход первого порогового элемента соединен свторым входом ключа, выход которогоявляется вторым выходом блока управления, выход второго порогового элемента - третьим выходом блока управления, входы аналого-цифрового преобразователя и элемента синхронизацииявляются соответственно первым и вторым входами блока управления, вторыевходы первого и второго пороговыхэлементов соединены соответственно спервой и второй шинами опорного напряжения блока управления.