Синтезатор частоты

союз советснихСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 19) (11) 7 1 ИЯ ТЕЛЬСТВ рудового техничес 8)х до госудАРственный комитет сссРпО делАм изОБРетений и ОтнРытий САНИЕ ИЗОБР(71) Московский ордена ТКрасного Знамени электро кий институт связи(56) 11 атеит франции В 21 48920, кл. Н 03 К 1/ОО, 23,03.73.Авторское свидетельство СССР У 007202, кл. Н ОЭ Ь 7/18,23,03. 3, (54)(57) 1. СИНТЕЗАТОР ЧАСТОТЫ, содержащий последовательно соединенные опорный генератор, делитель частоты, частотно-фазовый детектор, первый ключ, Фильтр нижних частот, перестраиваемый генератор и делитель частоты с переменным коэффициентом деления, выход которогб подключен к второму входу частотно-Фазового детек. тора, датчик синхронизма, вход и выход которого соединены соответственно с выходом частотно-фазового детектора и с входом сигнала задержки включения Формирователя управляющих сигналов, и второй ключ, первый и второй входы которого подключены соответственно к шине питания и к выходу сигнала управления напряжением питания,фформирователя управляющих сигналов, первые управляющие входы частотно-Фазового детектора, делителя частоты и делителя частоты с переменным коэффициентом деления объединены и подключены к выходу второго ключа, второй управляющий вход делителя частоты подключен к первому выходу сигнала начальной установкн, формирователя управляющих сигналов, к выходу сигнала отключения управления выходной частотой которого подсоединен второй вход первого ключа, о т л и ч а ю щ и й с я тем, что, с целью повышения стабильности частоты выходного сигнала, выход делителя частоты соединен с входом сигнала отключения начальной установки Формирователя управляющих сигналов, а вторыеуправляющие входы частотно-Ф;:зового детектора и делителя частоты с переменным коэффициентом деления объединены и подключены к второму вь оду сигнала начальной установки Формирователя управляющих сигначов. 2, Синтезатор по н, 1, о т л а ю щ и й с я тем, что Формировель управляющих сигналов содержит последовательно соединенные генератор ф тактовых импульсов, элемент ИЛИ-НЕ,ру д элемент ИЛИ и первый Э-триггер, последовательно соединенные Формирователь импульсов и КЯ-триггер, а также второй Э-триггер, инверсный вход которого подключен к С-входу первогоВ-триггера, вторые входы элемента вВь ИЛИ-НЕ, элемента ИЛИ и 8-вход второ- СД го Р-триггера объединены и являются входом сигнала задержки включенияФормирователя. управляющих сигналов, Е-вход КЗ-триггера объединен с С-вхо.и второго В-триггера и является ,"фь входом сигнала отключения начальной В. установки формирователя управляющих сигналов, П-вход второго Б-триггера объединен с входом формирователяимпульсов н подключен к выходу элемента ИЛИ-НЕ, при этом прямой выходпервыходом сигнала начальной установки, вторым выходом сигнала начальной установки и выходом сигнала отключения начальной установки формирователя управляющих сигналов,1257845 вого Ь-триггера, выход формирователяимпульсов, прямой выход КЯ-триггера и выход второго 0-триггера являются соответственно выходом сигнала управления напряжением питания, первымИзобретение относится к радиотехнике и может быть использовано в приемо-передающей аппаратуре систем радиосвязи,Цель изобретения - повышение стабильности частоты выходного сигнала.На фиг. 1 представлена электрическая структурная схема синтезаторачастоты, на фиг, 2 - схема формирователя управляющих сигналов.Синтезатор частоты содержит опорный генератор 1, делитель частоты 2,частотно-фазовый детектор (ЧФД) 3,первый ключ 4, фильтр 5 нижних частот(ФНЧ), перестраиваемый генератор 6,делитель 7 частоты с переменным коэффициентом деления (ДПКД), датчиксинхронизма 8, формирователь 9 управляющих сигналов (ФУС), второйключ 1 О, При этом формирователь 9 управляющих сигналов содержит генератор 11 тактовых импульсов, элементИЛИ-НЕ 12, элемент ИЛИ 13, первый.0-триггер 14, формирователь 15 импульсов, КЯ-триггер 16, второй 0 триггер 17,Синтезатор частоты работает следующим образом,В отсутствии установившегося режима на выходе датчика синхрониэма З 08 появляется сигнал, блокирующийработу ФУС 9, При этом с выхода сигнала управления напряжением питанияи с выхода сигнала отключения управления выходной частотой ФУС 9 на 35управляющие входы первого 4 и второго 10 ключей поступают сигналы, поддействием которых эти ключи замыка"ются и работает кольцо.фазовой автоподстройки. 40В установившемся режиме с выходадатчика синхронизма 8 на вход сиг-.нала задержки включения ФУС 9 поступает сигнал разблокировки,и ФУС 9 2формирует на своих выходах периодические сигналы. В установившемся режиме в определенный момент времени на выходе сигнала управления напряжением питания ФУС 9 появляется сиг- нал, под действием которого второй ключ 10 замыкается, и напряжение питания подается на делитель частоты 2, ЧФД 3, ДПКД 7, с первого и второго выходов сигналов начальной установки ФУС 9 подаются сигналы на установку в исходное состояние делителя частоты 2, ЧФД 3, ДПКД 7. Длительность сигнала установки в исходное состояние делителя частоты 2 равна интервалу времени, достаточного для завершения переходных процессов, связанных с включением питания и установкой цифровых элементов в исходное состояние. После исчезновения первого сигнала начальной установки делитель частоты 2 начинает полный цикл счета., С появлением первого импульса на выходе делителя частоты 2 снимается второй сигнал начальной установки в исходное состояние ЧФД 3, ДГКД 7, замыкается первый ключ 4. В результате этого делитель частоты 2 и ДПКД 7 одновременно начинают полный цикл счета, т,е. осуществляется привязка начала счета делителя частоты 2 и ДПКД 7 к фазе колебания опорного генератора 1, соответствующей моменту срабатывания делителя частоты 2. В результате исчезает начальная разность фаз сигналов, поступающих на ЧФД 38 д= -, так как Ь, =О, а следовательно, уменьшается нестабильность частоты выходного сигнала синтезатора частоты в установившемся режиме.Через некоторое время, определенное скважностью сигнала генера30 3 12578тора тактовых импульсов 11 и моментом появления импульса на выходеделителя частоты 2, размыкается первый ключ 4, разрывая тем самым цепькольца фазовой автоподстройки, затем размыкается второй ключ 10, онснимает напряжение питания с делителя частоты 2, ЧФД 3, ДПКД 7. Потребление энергии питания синтезаторомв этом состоянии сокращается. Напряжение, запомненное на емкостиФНЧ 5, поддерживает частоту подстраиваемого генератора 6, соответствующую частоте, достигнутой системойфазовой автоподстройки до момента 15ее отключения,Затем, через некоторое время,напряжение от источника питания пода.ется на все узлы синтезатора частоты, кольцо фазовой автоподстройки замыкается, и весь цикл работыповторяется.В отсутствии установившегося режима на входе сигнала задержки включение ФУС 9 присутствует положительный потенциал, который подается навходы элементов ИЛИ-НЕ 12 и ИЛИ 13,а также на Я-вход второго 0-триггера 17, С выхода элемента ИЛИ 13 положительный потенциал подается наЯ-вход первого Э-триггера 14, а свыхода элемента ИЛИ-НЕ 12 нулевойпотенциал подаетея на вход формирователя импульсов 15 и Р-вход второго 0-триггера 17.35 На Б-вход КЯ-триггера 16 с выхода формирователя 15 импульсов поступает сигнал с нулевым логическим уровнем, а на 1 -вход 15 -триггера 1640 подаются импульсы с выхода делителя частоты 2, т,е. в отсутствии установившегося режима на выходе сигнала управления напряжением питание и на выходе сигнала отключения уп" равления выходной частотой ФУС 945 присутствует сигнал с уровнем логической единицы, первый и второй ключи 4 и 1 О замкнуты, а на первом и втором выходах сигнала начальной установки ФУС 9 присутствует сигнал50 с уровнем логического нуля. В установившемся режиме на выходе датчика синхронизма 8 нулевой потенциал и ФУС 9 формирует на сво их выходах управляющие сигналы с пернсгдом, определяемым генератором 11 тактовых импульсов,Рассмотрим работу ФУС 9 на приме ре о,;ного периода выходных импульсов генератора 11 тактовых импульсовПоявившийся на выходе элемента ИЛИ-НЕ 12 импульс с положительным потенциалом устанавливает на прямом выходе первого Э-триггера 14 уровень, соответствующий логической единице (замыкается второй ключ 10). Одновременно из выходного импульса элемента ИЛИ-НЕ 12 на выходе формирователя импульсов 15, формируется импульс необходимой длительности (импульс установки в начальное сос" тояние счетчиков делителя частоты 2), который также подается на Я-вход КБ-триггера 16, устанавливая на прямом выходе КЯ-триггера 16 уровень логической единицы (импульс установки в начальное состояние ЧФД 3, ДПКД 7). После исчезновения импульса на выходе формирователя 15 импульсов делитель частоты 2 начинает полный цикл счета, и первый появившийся импульс на входе сигнала отключения начальной установки ФУС 9 устанавливает на прямом выходе второго 0-триггера 17 и четвертом выходе ФУС 9 уровень, соответствующий логической единице 1 замыкается первый ключ 4), одновременно импульс с выхода делителя частоты 2 поступает на К-вход КЯ-триггера 16, устанавливая на прямом выходе КЯ- триггера 16 уровень, соответствующий логическому нулю (снимается импульс установки в исходное состоя" ние ЧФД 3, ДПКД 7),и ДПКД 7 одновременно с делителем частоты 2 начинает полный цикл счета, т.е, осуществляется привязка начала счета делителя частоты 2 и ДПКД 7 к фазе опорного генератора 1, соответству"щей моменту срабатывания делителя частоты 2. Исчезает начальная разность фаз 3, так какй, =О.С исчезновением положительного потенциала на выходе элемента ИЛИНЕ 12, а следовательно, и на Б-входе, первого 9-триггера 14 и Э-входе вто- рого П-триггера 17, первый появившийся импульс на входе сигнала отключения начальной установки ФУС 9 устанавливает уровень логического ,уля на прямом выходе второго 2- триггера 17 размыкается первый ключ 4), на инверсном выходе которого ус9 1257845танавливается уровень логической , нала синтезатора частоты как долго- единицы, который подается на С-входвременной нестабильности эа счет устпервого Э-триггера 14, устанавливая ранения отклонения частоты выходнона его прямом выходе уровень логи- го сигнала синтезатора с номинальной ческого нуля (размыкается второйчастоты а так и кратковременной ключ 10. Чатем через некоторое вре- нестабильности за счет уменьшения мя весь цикл работы ФУС 9 повторя- параэитной частотной модуляции выется. ходного сигнала синтезатора частотыТаким образом, предлагаемое уст- обусловленной колебаниями фазы перойство обеспечивает уменьшение не- О рестраиваемого генератора 6 с часто- стабильности частоты выходного сиг- той коммутации питания,оставитель М.Ковалевехред И.Верес ректор В.Синицкая едактор Т,Митейко Заказ 5041 5 Тираж 816 Государственного комипо делам изобретений н отк