Устройство для подавления импульсных помех

(51) 4 Н 153,5 2 ИСАНИЕ ИЗОБРЕТЕНИЯ ц 1 вааВ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ВТОРСКОМ,Г СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ ИМПУЛЬСНЫХ ПОМЕХ(57) Изобретение относится к технике связи и может быть использовано в устройствах с временным уплотнением каналов и фазоимпульсной модуляцией, Цель изобресширение функциональных вози нормализация по длительности сигнала. Устройство содержит силитель 2, пороговый элемент ратор 5. Введение элементов элементов И - НЕ 14, 15 и 16, элемента 4, компаратора 6, линий жки, дифференцируюгцей цепочтриггеров 18 и 19, 1)-триггера еля 21 импульсных помех и элеисключает импульсы помехи люльности, находягциеся между полезного сигнала с амплитуне более 0,9 амплитуды сигнатени я - раможностейполезноголинейный у3 и компаНЕ 9 - 13,порогового7 и 8 задерки 17, К 820, накопитмента И 22бой длитеимпульсамидой, равнойла. 2 ил.Изобретение относится к технике связи и може 1 быть исользовано в устройствах с време ым улотенисм каналов и фазоимпульсой модуляцией для выделения полезого сигнала и подавления импульсных помех.Цель изобретения - расширение функциоальных возможностей за счет исключения импульсов помехи любой длительности, находящихся между импульсами полезного сигнала с амплитудой, равной не более 0,9 амплитуды сигнала, и нормализации по длительности полезного сигнала.На фиг. 1 приведена структурная схема устройства; на фиг. 2 - - диаграммы, поясняющие его работу.Устройство подавления импульсных помех содержит фильтр 1 предварительной селекции с пологой пропускания 1,7 МГц, волновым сопротивлением 75 Ом, линейный усилитель 2, пороговые элементы 3 и 4, компараторы 5 и 6, линии 7 и 8 задержки, логические элементы НЕ 9 - -13, логические элементы И - НЕ 1416, дифференцирующую цепоцку 17, КЯ-триггеры 18 и 19, Р-триггер 20, накопитель 2 импульсных помех 21, логический элемент И 22. При этом линейный усилитель 2, ороговый элемент 3 и компаратор 5 соединены последовательно, пороговый элемет 4 соединен последовательо с компаратором 6, вход первой линии 7 задержки подключен к выходу первого комартора 5, к первому выводу линии 7 задержкиодключен первый логический элемст 11 Е 9, к третьму выводу - второй логпчсскии элемент НЕО, к второму выводу - третий логический элемент НЕ 11. К выходу первого элемента НЕ 9 подключен первый вход первого элемента И - НЕ 14, к выходу второго элемента НЕ 10 подключен вход дифференцирующей цепочки 17 и второй вход первого элемента И - НЕ 4, выход которого подкл 1 очен к С-входу Р-триггера 20, прямой выход которого подключен к первому входу элемента И 22 и через последовательно соедиенные пятый элемент НЕ 13 и вторую линю 8 задержки к К-входу Р-триггера 20, а второй пороговый элемент 4 подключен к выходу лиейного усилителя 2, к выходу второго компаратора 6 одключен Я-вход первого КЯ-триггера 18, К-вход подключен к выходу дифференцирующей цепочки 17. Инверсный выход КЬ-триггера 18 подключен к первому входу второго элемента ИНЕ 15, а прямой выходк первому входу третьего элемента И - -НЕ 16 и к третьему входу первого элемента И - НЕ 14. Вторые входы элементов И НЕ 15 и 16 соединены с выходом третьего элемента НЕ 11, выход второго элемента И.НЕ 15 подключен к К-входу второго КЯ-триггера 19, а выход третьего элемента И - -НЕ 16 - к Ь-входу второго КЬ-триггера 19, инверсный выход которого соединен с входом накопителя 21, выход которого через четвертый элемент НЕ 12 сое 50 55 5 1 О 15 20 25 30 35 40 45 динен с вторым входом элемента и .,. .ыход которого является выходом устройства.Устройство работает следующим образом.После прохождения фильтра 1 предварительной селекции и линейного усилителя 2 сигнал с импульсной помехой представляется импульсами (фиг. 2 а), которые ограничиваются пороговыми элементами 3 и 4 на уровне 0,5 и 0,9 амплитуды соответственно. Выходные импульсы пороговых элементов 3 и 4 (фиг. 2 б,в) поступают на входы компараторов 5 и 6 с нулевым порогом срабатывания соответственно. Импульсные помехи (фиг. 2 а) пересекают порог ограничения и не достигают по амплитуде другого, поэтому на выходе компаратора 5 формируется сигнал, изображенный на фиг. 2 г, а на выходе компаратора 6 на фиг. 2 д.Импульсы, снимаемые с первого и третьего выводов линии 7 задержки, сдвинуты один относительно другогоа время, равное 0,5 т длительности импульсов полезного сигнала (фиг. 2 е,ж) . Через логицеские элементы НЕ 9 и 10 они поступают на первый и вто. рой входы логического элемента И - НЕ 4. С выхода дифференцирующсй цепочки 17 заднего фронта импульсы (фиг. 2 з) поступают на К-вход КЬ-триггера 8. Следовательно, на прямом выходе этого триггера будет формироваться сигнал, изображенный на фиг. 2 и, а на инверсном на фиг. 2 а. Так как прямой выход К 5-триггера 18 подключен к третьему входу логического элемента И - НЕ 14, то импульсная помеха (фиг, 2 а), находящаяся между импульсами полезного сигнала, с амплитудой, превышающей порог, о не достигающей амплитуды полезного сигнала, исключается из последовательности импульсов полезного сигнала.Таким образом, осугцествляется очистка полезности сигнала от импульсной помехи любой длительности (фиг. 2 о). Нормализация по длительности импульсов полезного сигнала осуществляется с помощью формирователя, включающего Р-триггер 20, логический элемент НЕ 3, линию 8 задержки. Длительностьормализованных импульсов определяется линией задержки 8. С прямого выхода Р-триггера 20 (фиг. 2 п) эти импульсы поступают на первый вход логического элемента И 22. Линия 7 задержки обеспечивает фазовые соотношения импульсов, необходимые для работы устройства. Для обеспечения отключения выходных импульсов элемента И 22 при уровне помех, превышающем допустимую величину, с выхода компаратора 6 подаются на 8-вход К 8-триггера 18 импульсы (фиг. 2 д), сформированные из импульсов (фиг. 2 в), а на К-вход того же триггера подаются импульсы (фиг. 2 з) с выхода дифферецирующей цепочки 17, сформированные из импульсов, изображенных на фиг. 26), прошедшие компаратор 5 и задержанные линией 7, задержки на время О 5 т полезного импульса. Врезультате этого на выходах КЯ-триггера 18 присутствуют импульсы (фиг. 2 и,к). Импульсы (фиг. 2 к) логического элемента И - НЕ 15 будут запрещающими, а импульсы (фиг. 2 и) для логического элемента И- - НЕ 16 - разрешающими. На вторые входы логических элементов И - НЕ 15 и 16 подаются импульсы (фиг. 2 ж). В результате этого на выходе логического элемента И - НЕ 16 формируются сигналы (фиг. 2 м) из импульсов полезного сигнала, а на выходе логического элемента И - НЕ 15 сигналы (фиг. 2 л) из импульсов помехи (фиг. 2 а).При наличии импульсов (фиг. 2 м) на К-входе второго К 5-триггера 19 и импульсов (фиг. 2 л) на Я-входе на прямом выходе этого триггера формируются импульсы, изображенные на фиг. 2 н.При наличии только импульсов (фиг. 2 м) на К-входе К 8-триггера 19 (при отсутстствии импульсных помех) К 5-триггер 10 находится в нулевом устойчивом состоянии по прямому выходу. Следовательно, при наличии в импульсной последовательности импульсов помехи (фиг. 2 а) формируются импульсы (фиг. 2 к), которые подаются на накопитель 21 импульсных помех. При наличии импульсной помехи (фиг. 2 а) и недопустимом времени действия помехи на импульсную последовательность полезного сигнала на выходе накопителя 21 импульсных помех образуется логическая 1, которая инвертируется в логический О четвертым элементом НЕ 12 и запрещает прохождение импульсной последовательности через элемент И 22.Формула изобретенияУстройство для подавления импульсных помех, содержащее последовательно соединенные линейный усилитель, первый пороговый элемент и первый компаратор отличаюи 1 ееся тем, что, с целью расширения функциональных возможностей, в него введены фильтр предварительной селекции, вход которого соединен с входной шиной, а выход -- с входом линейного усилителя последовательно соединецнь 1 с второй пороговый элемент и второй компаратор, а также пять логических элементов НЕ, три логических элемента И - НЕ, два К.-триггера, 1 Э-триггер, две линии задержки, дифференцирующая цепочка, накопитель импульсных помех и элемент И, причем вход первой линии задержки подключен к выходу первого компаратора, к первому выводу первой ли нии задержки подключен первый логический элемент НЕ, к третьему выводу подключен второй логический элемент НЕ, к второму выводу - третий логический элемент НЕ, к выходу первого логического элемента НЕ подключен первый вход первого логического 15элемента И - НЕ, к выходу второго логического элемента НЕ подключены вход диффереццирующсй цепочки и второй вход первого логичоского элемента И- - НЕ, выход которого подключен к С-входу О-трип сра, прямой выход В-триггера подключен к первому входу логического элемента И ц чг. рсз последовательно соединенный пятый логический элемент НЕ ц вторую линию задержки к К-входу 1 Э-триг.ера, вход второго порогового элемента- к выходу линейного усцли тсля, выход второго компаратора подключенк -входу первого КЯ-триггера, К-вход которого подключен к выходу дцффсреццирующей цепочки, инверсный вь 1 ход первого К 5-триггера подключен к первому входу второго элемента И - НЕ, прямой выход к первому входу третьего элемента И НЕ и к третьему входу первого элемента И- - НЕ, а вторые входы второго ц третьего элементов И НЕ соединены с выходом третьего элемента НЕ, выход второго элемента И -НЕ подключен к К-входу второго КЯ-триг гера, а выход третьего элемента И - НЕ подключен к 5-входу второго КЯ-триггера, инверсный выход которого соедицсц с входом накопителя импульсных помех, выход которого через четвертый элемент НЕ соединен 40 с вторым входом элемента И, выход которого является выходом устройства.1256178 Фиг. Я ЦыганковКор Под д. 4/5ектная, 4 Составитель М Техред И. Верес Тираж 816 ПИ Государственного делам изобретений Москва, Ж - 35, Рау П Патент, г. УжгоРедактор В. ПетрашЗаказ 4835/56ВНИИи113035,Филиал ПП ектор М. МаксимишинецписноеССР комитетаи открытишская наб.,од, ул. Пр