Устройство для защиты автономного инвертора напряжения

ОСУДАРСТ ВЕН НЫИ ПО ДЕЛАМ ИЗОБРЕ ЕТЕНИ ОПИСАНИЕ ИЗ К АВТОРСКОМ,Ф СВИДЕТ(71) Ленинградский институт инжене- . ров железнодорожного транспорта им. акад. В. Н. Образцова (72) И. М. Ляус, Ю. Б. Смирнов, Б. Л. Сыркин, М. Г. Нехаев и С. И. Виноградов(53) 621.316.925.4(088.8) .(56) Авторское свидетельство. СССР .У 1116492, кл. Н 02 Н 7/122, 1983. (54) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ АВТОНОМНО" ГО ИНВЕРТОРА НАПРЯЖЕНИЯ .(57) Изобретение относится к электротехнике, предназначено для защиты и диагностики состояния тиристоров автономного инвертора напряжения и является усовершенствованием изобретения по авт. св. У 1116492. Цель изобретения - расширение функциональныхвозможностей устройства. При поступлении сигналов с датчиков 6-8 минимального напряжения, длительностькоторых превышает длительность сигналов блокировки защиты с узла 5, навыходе элемента И-ИЛИ 9 в течениевремени, равного разности. длительно.стей сигналов датчика и блокировки,появляется сигнал логической "1".Этот сигнал поступает на блокирующийвход блока 3 памяти, на одном из выходов которого будет присутствоватьсигнал логической "1". Этот сигналпоступает на соответствующий вход,блока 4 отображения информации, с выхода которого снимается информацияо номере плеча инвертора, при коммутации которого наступило короткоезамыкание4 ил.Ф 1249644 2Изобретение относится к защитеполупроводниковых преобразователей,предназначено для защиты и диагностики состояния тиристоров автономногоинвертора напряжения и является усовершенствованием устройства поавт. св.1116492.Цель изобретения - расширениефункциональных возможностей устройства. 1 ОНа фиг. 1 представлена функциональная схема устройства для защитыавтономного инвертора напряжения; нафиг. 2 - функциональная схема узлаблокировки защиты; на фиг. 3 в . функциональная схема блока памяти; нафиг. 4 - функциональная схема блокаотображения информации.Устройство содержит систему 1 импульсно-фазового управления, элементИЛИ. 2, блок 3 памяти, блок 4 отображения информации., узел 5 блокировкизащиты, датчики 6-8 минимального напряжения, элемент И-ИЛИ 9. Узел блокировкизащиты содержит формирователи .10-15 импульсов и элементы ИЛИ-НЕ16-18. Блок памяти включает в себятриггеры 19-25 памяти и элементИЛИ 26. БлоК отображения информациивключает в себя усилители-инверторы27-32 и элементы 33-38 индикации(светодиоды). 20 облегчает поиск и устранение неисправностей в инверторе. Исходное состоя 55 25 30 35 40 45 50 Устройство состоит из системы 1 импульсно-фазового управления, выходы управления коммутирующими тиристорами которой соединены с входами элемента ИЛИ 2, а выходы управления главными тиристорами соединены с входами узла 5 блокировки защиты. Выход общего сброса системы 1 управления соединен с входом общего сброса блока 3 памяти. Выходы формирователей 10-15 импульсов узла 5 блокировки защиты соединены с информационными входами блока 3 памяти, а также с входами элемента И-ИЛИ 9, Выходы датчиков минимального напряжения подсоединены к входам элемента И-ИЛИ 9. Выход элемента И-ИЛИ 9 соединен с блокирующим входом блока 3 памяти, а также с входом системы 1 управления. Выходы блока 3 памяти соединены с входами блока 4 отображения информации.Узел блокировки защиты состоит из формирователей 10-15 импульсов, входы которых подсоединены к выходам управления главными тиристорами системь 1 1 управления. Выходы формировате. лей 10-15 одновременно подсоединены к информационным входам блока 3 памяти и к входам, элементов БЛИ-. НЕ 16-18.Блок памяти состоит из триггеров ВЯ-типа 19-25 с блокирующим входом 7 и элемента ИЛИ 26. Входы триггеров 20-25 являются информационными входами блока памяти, вход триггера 19 является блокирующим входом, а входы элемента ИЛИ 26 подсоединены к выходу общего сброса системы 1 управления, а также к выходу рабочего сброса элемента ИЛИ 2.Предлагаемое устройство для защиты позволяет определить номер плеча автономного инвертора, в результате некоммутации которого произошло короткое замыкание, что значительно ние блока 3 памяти задается сигналом общего сброса, постуцающего из,.системы 1 управления.Устройство работает следующим образом.В рабочем режиме система 1 импульсно-Фазового управления вырабатывает сигналы управления главными и коммутирующими тиристорами. Узел 5 блокировки защиты, используя сигналы управления главными тиристорами, формирует сигналы блокировки защиты по фазам от технологических коротких замыканий. Одновременно узел 5 блокировки защиты вырабатывает сигналы, которые записываются в блок 3 памяти. Таким образом, блок 3 памяти фиксирует состояние тиристоров, причем сигнал "Лог. 1" на выходе соответствует открытому состоянию тиристоров, сигнал "Лог. 0" - закрытому состоянию тиристора.Путем логического суммирования сигналов управления коммутирующими тиристорами элементов ИЛИ 2 формируется сигнал рабочего сброса блока 3 памяти, который при поступлении очередного импульса управления коммути-. рующими тиристорами сбрасывает триггеры 20-25 памяти в "0". Таким образом, на выходе блока 3 памяти фиксируется информация о текущей коммутации инвертора. При поступлении сигналов с датчиков 6-8, длительность которых превышает длительность блокировок защиты, на выходе элемента И-ИЛИ 9 в течение3 ,1249времени, равного разности длительностей сигналов датчика и блокировки,присутствует "Лог. 1". Этот сигналпоступает на блокирующий вход блока3 памяти. При этом состояние инверсного выхода триггера 9 становится,равным "Лог. О". Этот сигнал блокирует входы триггеров 20-25 блока 3 памяти. При этом на одном из выходовблока памяти присутствует сигнал 1 О"Лог. 1". Этот сигнал показывает номер плеча инвертора, при коммутациикоторого наступает короткое замыкание,Для наглядностиинформация блокапамяти индицируется блоком 4 отображения информации,В качестве элементов индикации используются светоизлучающие диоды,маркировка которых (НЬ 1-НЬ 6) соот.ветствует номеру плеча главных тиристоров автономного инвертора напряжения, 644Ф о р и у л а 4изобре тения устройство для защиты автономного инвертора напряжения по авт. свУ 16492, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, оно снабжено блоком памяти, блоком отображения информации и элементом ИЛИ, причем каждый информационный вход блока памяти подсоединен к выходу соответствующего формирователя импульсов узла блокировки защиты, вход рабочего сброса блока памяти подсоединен к выходу элемента ИЛИ, блокировочный вход блока памяти соединен с выходом элемента И-ИЛИ, выходы блока памяти соединены с входаяи блока отображения информации, а входы элемента ИЛИ предназначены для соединения с выходами управления коммутирующими тиристорами системы импульсно-фазового управления.1249644 ф 8Составитель О. МещеряковаРедактор Н. Тупица Техред М.Ходанич Корректор И, Э Заказ 4336/5 Тираж 612 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий035, Москва, Ж., Раушская наб., д. 4/ зводственно-полиграфическое предприятие, г од, ул.Проектная, 4