Частотно-фазовый детектор

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК сг 9 3 В 13/00 ГОСУД АРСПО ДЕЛ ПИСАНИЕ ИЗОБРЕТ У СВИ ЛерР ЮхЫ ВЕННЫЙ КОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР В 936375, кл, Н 03 Э 13/00, 23.10,80Авторское свидетельство СССР У 995302, кл. Н 03 К 5/22, 01.01.81, (54) ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР (57) Изобретение относится к технике связи и может быть использовано в системах фазовой автоматической подстройки частоты (АПЧ) тракта формиро вания опорного когерентного сигнала демодулятора однократной фазовой телеграфии, Цель изобретения - повышение точности при работе с сигналами однократной фазовой телеграфии, достигается путем устранения ошибок,возникающих в известных устройствахпри изменении фазы скачком на 180.Устройство содержит инвертор 4, Р -триггеры 6, 7 и 8, элементы ИЛИ 9,И-НЕ 10, источники 11 и 12 токаинтегратор 13. Для достижения поставленной цели в него введены двусторонние ограничители 1 и 2, триггер Шмитта 3, Н 5 -триггер 5. Устройство обеспечивает достоверность приема информации, снижение требований к диапазону перестройки управляемого гетеродина, а также снижение себестоимости и уменьшение трудоемкости технологических операций настройки системы фазой АПЧ. 2 ил, 12381Изобретение относится к.техникесвязи и может быть использовано всистемах Фазовой автоподстройки частоты (ФАПЧ) тракта Формирования опорного когерентного сигнала,цемодулятора однократной фазовой телеграфии,Цель изобретения - повышение точности при работе с сигналами однократной фазовой телеграфии за счет устранения ошибок, возникающих в известных устройствах.при изменении фазыОскачком на 180На фиг. 1 показана функциональнаясхема устройства; на фиг. 2 - временные диаграммы. 15Детектор содержит первый и второй двусторонние ограничители 1 и 2,триггер 3 Шмитта, инвертор 4, 5 -триггер 5, первый, второй и третий Этриггеры 6-8, элемент ИЛИ 9, элементИ-НЕ 10, первый и второй источники11 и 12 тока, интегратор 13,Входы первого и второгс двусторонних амплитудных ограничителей 1 и 2являются входами устройства. Выходпервого ограничителя 1 соединен свходом триггера 3, а выход второгоограничителя 2 соединен непосредственно и через инвертор 4 с 1 -входоми 5 -входом соответственно Р,Б -григЗОгера 5, Выход триггера Шмитта 3 ипрямой и инверсный выходы В Ъ -триггера 5 соединены соответственно сС-выходами первого, второго и третьего Э -триггеров 6, 7 и 8, Э -входыкоторых объединены и подключены кисточнику логической единицы. Выходы второго и третьего Э -триггеров7 и 8 подключены к входам элементаИЛИ 9. Выход первого Э -триггера 6соединен с первым входом элементаИ-НЕ 10 и управляющим входом источника 11, Выход элемента ИЛИ 9 соединен с управляющим входом источника 12и вторым входом элемента И-НЕ 10,,выходкоторого подключен к К -входамЭ-триггеров 6, 7 и 8, Выходы источников 1 и 12 соединены с входоминтегратора 13, выход которого является выходом устройства.Устройство работает следующим образом.На первый и второй входы устройства поступают два сигнала произ:вольной формы, причем частота сигнала,поступающего на первый вход, должнабыть в два раза больше частоты сигнала, поступающего на второй вход(фиг. 2 а,Б), Амплитуды сигналов долж 97 2ны бьггь не меньше порогов срабатывания триггера Шмитта 3 и примененных в устоойстве цифровых узлов, Ампли" тудные ограничители 1 и 2 превращаютпоступившие сигналы в последовательность трапецеидальных импульсов (фиг, 2 6,; ). Триггер Шмитта 3 из ограниченного по амплитуде сигнала,поступающего с выхода ограничителя 1, формирует последочательность прямоугольных импульсов с крутыми поло житепьными и отрицательными Фронтами (фиг. 2 у), что необходимо для надежного срабатывания Э -триггера 6, 86-триггер 5 вместе с инвертором 4 представляет собой формирователь прямоугольных импульсов с двумя противофазными (прямым и инверсным) выходами, при этом сформированные импульсные последовательности имеют крутые положительные и отрицательные Фронты и не имеют временного сдвига относительно друг друга (Фиг. 2 е,ж), который неизбежно возникает в логических инверторах за счет задержки распространения при изменении входного уровня логического нуля на урсвень лсгической единицы или наоборот,Э-триггеры 6, 7 и 8 Формируют чавыходах уровень логической единицы вмомент поступления положительногофронта на их С -входы (фиг, 2 ж, , о)Ввиду того, что на с -входы Э -триггеров 7 и 8 поступают две противофазные импульсные последовательностиа вь ходы Э-триггеров 7 и 8 объединены с помощью логического элемента ИЛИ 9, на выходе логического элементаИЛИ 9 формируется уровень логической единицы как в момент поступле нияположительного фронта так и в момент поступления отрицательного фронта последовательности импульсов (фиг,. 2 к), сформированных нз сигнала, поступающего на второй вход устройства, амплитудным ограничителем 2, Зто обуславливает необходи 1 осгь подачи на первый вход устройства сигнала с частотой, в два раза большей частоты сигнала на втором входеЕсли импульсная последовательность на с -сходе Э -триггера 6 имеет частоту ровно в два раза выше, чем импульсная последовательность на выходе амплитудного ограничителя 2, и отстает от нее по фазе, то на выходахЭ-триггеров 7 и 8 поочередно формируются импульсы, длительность которыхпоследовательности на выходе амглитудного ограничителя 2 менее чем вдва раза, то импульсы, несущие информацию о мгновенном сдвиге фаэпоявляются только на выходе П -триггера 6, а на выходе логического элемента ИЛИ 9 формируются короткие импульсы логического перехода,Ввиду того, что на выходах ЙЬ-триггера 5 формируются две противофазные импульсные последовательностипо ограниченному по амплитуде сигна-лу, поступающему с выхода амплитудного ограничителя 2; и Ь -триггеры7 и 8 срабатывают как по положительному, так и по отрицательному фронтуограниченного по амплитуде сигнала(поочередно), устройство нечувствительно к скачкам фазы сигнала на втором входе, кратным +180, т.е.сигнал на втором входе может бытьфазоманипулированным. Введение в схему устройства двух Э -триггеров 7 и8, один из которых срабатывает по положительному,а другой - по отрицательному фронту сигнала, поступающему на второй вход устройства, позволяет снять фазовую манипуляцию с этого сигнала (фиг. 2). Применение предлагаемого частотнофазового детектора в системе фазовойАНЧ тракта формирования опорного когерентного сигнала демодулятора однократной фаэовой телеграфии в сравнении с известным позволяет при сохра. нении неизменной полосы захвата системы фазовой АПЧ уменьшить шумовую полосу пропускания системы ФАПЧ итем самым повысить достоверность приема информации (поскольку величинаполосы захвата системы ФАПЧ становится равной диапазону перестройки частоты сигнала управляемого гетеродина). При этом снижаются требования к диапазону перестройки управляемогогетеродина, снижается его себестоимость и уменьшается трудоемкость технологических операций настройки системы фаэовой АПЧ. Формула изобретения Частотно-фазовый детектор, содержащий интегратор, выход которого является выходом устройства, а вход соединен с выходами первого и второго источников тока, первый, второй и третий Р -триггеры и логический элемент И-НЕ, первый вход которого сое 3 1238197 4пропорциональна разности (сдвигу) фаэсравниваемых импульсных последовательностей; эти импульсы объединяются логическим элементом ИЛИ, с выхода которого они поступают на управляющийвход источника 12 и на второй входлогического элемента И-НЕ 10, с помощью которого Р -триггеры 6, 7 и 8переводятся в состояние логическогонуля в момент поступления положитель Оного фронта на с -вход Ь -триггера 6(фиг. 2 л,г, при этом на выходе Р -,триггера 6 формируются короткие импульсы (фиг, 2 м), длительность которых определяется задержкой Распространения перехода "логическая единицалогический нуль" в цифровых элемен-тах и, как правило, пренебрежимо малапо сравнению с длительностью импульсов, формируемых на выходе логического элемента ИЛИ 9, которые несутинформацию о сдвиге фаз.Если импульсная последовательностьна с -входе Э -триггера 6 имеет частоту ровно в два раза выше, чем импульсная последовательность на выходеамплитудного ограничителя 2,и опережает ее по фазе, то импульсы, длительность которых пропорциональна разностифаз, появляются только на выходе 1) -.ЗОтриггера 6 и поступают на управляющийвход источника тока 11 и первый входлогического элемента И-НЕ 10, с помощью которого Э -триггеры б, 7 и 8переводястя в состояние логическогонуля в момент поступления положитель-З 5ных фронтов или на с -вход 3 -триггера 7, или на с -вход Э -триггера 8,причем на выходах этих триггеров (исоответственно на выходе логическогоэлемента ИЛИ 9) формируются последо Овательности коротких импульсов, длительность которых определяется задержкой распространения логического перехода (фиг, 25,и, к - в конце диаграммы).45Если импульсная последовательностьна С -входе В -триггера 6 имеет частоту, превышающую частоту импульснойпоследовательности на выходе амплитудного ограничителя 2 более чем вдва раза, то импульсы, несущие информацию о мгновенном сдвиге фаэ,появляются только на выходах Э -триггеров 7 и 8 (и соответственно на выходе логического элемента ИЛИ 9). 55Если импульсная последовательностьна с -входе Э -триггера 6 имеет частоту, превышающую частоту импульсной