Устройство для сопряжения источника и приемника информации

О)ОЗ СОВЕТСКИ ЦИАЛИСТИЧЕСКСПУБЛИК 9) 06 Г 13/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР Нф 752321, кл. С Об.Г 3/04, 1978.Авторское свидетельство СССР Ф 1166125, кл. С Об.Г 3/04, 30.0 1.84. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ (57) Изобретение относится к области вычислительной техники и может быть использовано в системах обмена данными в качестве устройства сопряжения различных по скоростным характеристикам источников и приемников информации. Целью изобретения является повышение быстродействия устройства. Приведена структурная схема устройства и дана временная диаграмма. Устройство содержит три формирователяимпульсов, два элемента задержки,выходной регистр, коммутатор, блокпамяти, счетчик, дешиФратор, дваэлемента И, регистр. адреса, элементИЛИ-НЕ, элемент НЕ, два элементаИ-ИЛИ-НЕ, два элемента И-ИЛИ и соответствующие связи. Введение этих элементов позволяет обеспечить более высокое быстродействие устройства осравнению с известным благодаря исключению затрат времени, необходимого на повторную запись информации,путем устранения возможности совпадения во времени импульсов синхронизации записи информации в блок оперативной памяти и в выходной регистр.212Изобретение. относится квычисли.тельной технике и может быть использовано в системах обмена даннымив качестве устройства сопряжения различных по скоростным характеристикамисточников и приемников информации.При организации обмена между источником и приемником информации, работающими на произвольных частотах,возникает проблема исключения возможности искажения информации при одновременном воздействии на устройствосопряжения режимов записи и считывания,Цель изобретения - повышение быстродействия устройства.На фиг. 1 изображена функциональная схема предлагаемого устройства 1на фиг. 2 - временная диаграмма формирования синхроимпульсов для записиинформации в блок памяти и в выходнойрегистр.Устройство содержит (фиг.1) формирователи 1 и 2 импульсов, элементИЛИ-НЕ 3, второй элемент И-ИПИ-НЕ 4,первый элемент И-ИЛИ-НЕ 5, элементНЕ 6, элементы 7 и 8 задержки, элементы И-ИЛИ 9 и 10, счетчик 11, блок12 памяти, дешифратор 13, регистр 14адреса, коммутатор 15, формирователь16 импульсов, элементы И 17 и 18, выходной регистр 19.На фиг. 1 приняты также следующиеобозначения. выход 20 идентификации.записи источника информации; инфбр:1 ационньй выход 2 1 источника информации, тактовый выход 22 считыванияприемника информации, адресный выход23 приемника информации; адресный выход 24 источника информации, информационныМ вход 25 приемника информации,Устройство работает следующим образом. При включении питания устанавливаютея в исходное состояние блок 12 .памяти, построенньй на основе регистров, и счетчик 11. Информация источника, принимаемая в виде параллельного кода на его информационном выходе 2 1, записывается в ячейку блока 12 памяти, определяемую кодом адреса записи, выдаваемую на адресном вы- ходе 24 источника информации. Запись . информации происходит по импульсу, поступающему на вход синхронизации записи блока 12 с выхода элемента И-ИЛИ 10, который вырабатывается на входе формирователя 2 импульсов по 38093 2переднему фронту входного синхроимпульса записи, поступающего на входустройства. В зависимости от состояния триггера, собранного на элементах И-ИЛИ-НЕ 4 и 5, синхроимпульспропускается или непосредственно с выхода формирователя 2 импульсов, иличерез элемент 8 задержки.Считывание информации из устрой ства сопряжения приемником осуществляется последовательным кодом,В качестве примера рассматриваюталгоритм считывания шестнадцатираз-рядной информации при восьмиразрядном 15 адресном коде считывания (фиг.2).Приемник информации выдает насвоем выходе двадцать две пачки издвадцати:четырех синхроимпульсов.Последовательньй восьмиразрядньй 20адресный код считывания с выхода 23записывается в регистр 14 адресапо синхроимпульсам, поступающим навход сдвига регистра 14 адреса черезэлемент И 18, который открываетсясигналом с выхода дешифратора 13только на время прохождения первыхвосьми синхроимпульсов. С выходарегистра 14 адреса принятый код ад- .30реса считывания поступает на адресный вход коммутатора 15, которьй пор;ключает к информационному входу выходного регитра 19 информацию свыхода соответствующей ячейки блока12 памяти. Сигнал с выхода дешифратора 13, поступающий на входы формирователей 1 и 16 импульсов, представляет собой дешифрацию состояниясчетчика 11 на восьмом такте, По переднему фронту этого сигнала на вы ходе формирователя 16 импульсов вырабатывается сигнал разрешения параллельной записи,. поступающий на вход7 режима выходного регистра 19, ана выходе формирователя 1 импульсоввырабатывается импульс синхронизациипараллельной записи, В зависимостиот состояния триггера, собранногона элементах И-ИЛИ-НЕ 4 и 5, элемент И-ИЛИ 9 пропускает этот. импульсна вход С 2 синхронизации параллельной записи выходного регистра 19 илинепосредственно с выхода формирователя 1 импульсов, или через элемент 7задержки. После осуществления парал лельной записи информации в выходной регистр 19 на информационном выходе устройства выставляется информация шестнадцатого разряда.3 1238093. 4Последовательная выдача информации иэ выходного регистра 19 осуществляется по заднему фронту импульсов считывания, которые поступают навход С 1 синхронизации выходного регистра 19 через элемент И 17. На входе 7 выбора режима выходного регистра 19 в это время присутствует потенциал, соответствующий режиму сдвига, После окончания 24-синхроимпуль Оса считывания счетчик 11 устанавливается в исходное состояние,Если сигнал записи приходит во вре"мя действия сигнала считывания илинаоборот, триггер остается в том жесостоянии, какое он принял в моментпоступления более раннего сигнала.В этом случае импульс, вырабатывае-.мый формирователем 1 или 2 импульсов,сигнал на.вход которого поступил рань-. 20ше, пропускается непосредственно свыхода данного формирователя импульса, а импульс с выхода другого формирователя импульсов пропускаетсячерез соответствующий элемент задерж ки, Вследствие этого исключается возможность искажения инфориации при перезаписи ее из блока 1.2 памяти в выходной регистр 19Формула изобретения 35 Устройство для сопряжения источника и приемника информацин, содержащее первый формирователь импульсов, элемент задержки, выходной регистр, коммутатор и блок памяти, информационный и адресный входы. которого соединены соответственно с информа-. ционным и адресным выходами источника информации, группа информацион 40 ных выходов блока памяти подключена к группе информационных входов коммутатора, выход которого соединен с информационным входом выходного регистра, выход которого соединен с ин 45 Формационным входом приемника информации, выход первого формирователя импульсов соединен с входом первого элемента задержки, о т л и - ч а ю щ е е с я тем,что, с целью по 50 вышения быстродействия,в устройство введены счетчик, дешифратор, два элемента И, второй элемент задержки, регистр адреса, элемент ИЛИ-НЕ, элемент НЕ, два элемента И-ИЛИ-НЕ55 два элемента И-ИЛИ и два формирователя импульсов, причем выход второго формирователя импульсов соединенс входом второго элемента задержки,выход третьего формирователя импульсов соединен с регулирующим входомвыходного регистра, первый и второйвходы синхронизации которого соединены соответственно с выходами первогоэлемента И и первого элемента И-ИЛИ,первый вход первого эпеиента И-ИЛИсоединен с выходом первого формирователя импульсов, второй вход первогоэлемента И-ИЛИ соединен с выходомпервого элемента И-ИЛИ-НЕ, с первыми вторым входами второго элементаИ-ИЛИ-НЕ и с первым входом второгоэлемента И-ИЛИ, выход которого соединен с входом управления записьюблока памяти, выходы второго элемента задержки и второго формирователяимпульсов соединены соответственнос вторым и третьим входаии второгоэлеиента И-ИЛИ, четвертый вход которого соединен с выходом второго элемента И-ИЛИ-НЕ, с первым и вторымвходами первого элемента И-ИЛИ-НЕ ис третьим входом первого элемента;И-ИЛИ, четвертый вход которого соединен с выходом первого элементазадержки, тактовый выход приемникаинформации подключен к тактовомувходу счетчика и к первым входампервого и второго элементов И,выходсчетчика подключен к входу дешифратора, первый, второй и третий выходы которого соединены соответственно с входом третьего формирователяимпульсов, вторым входом первогоэлемента И, вторым входом второгоэлемента И, выход которого соединенс управляющим входом регистра адреса, информационный вход которого подключен к адресному выходу приемникаинформации, выход регистра адресаподключен к адресному входу коммута-тора, первый выход дешифратора подсоединен к входу первого формирователяимпульсов и к первому входу элементаИЛИ-НЕ, выход которого через элементНЕ соединен с третьими входами первого и второго элементов И-ИЛИ-НЕ, четвертый вход второго элемента И-ИЛИ-НЕсоединен с первым входом элементаИЛИ-НЕ, второй вход которого подключен к четвертому входу первого элемента И-ИЛИ-НЕ к входу второго формирователя импульсов и к выходу идентификации записи источника информации,