Преобразователь табличных кодов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) (И) 151) 4 Н 03 М 7/42 ОПИСАНИЕ ИЗОБРЕТЕН 1 Ю , -"К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) ПРЕОБРАЗОВАТЕЛЬ ТАБЛИЧНЫХ КОДОВ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах,связанных с преобразованием информаций. Целью изобретения является повышение быстродействия и контролируемости преобразования. Это дости- фгается тем, что в преобразовательвведены комбинационные элементы определяющие и преобразующие старшиеразряды входного и выходного кодов,а также определяющие запрещенные кодовые комбинации. 1 ил.1 12Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах,связанных с преобразователем информации.Цель изобретения - повьшениебыстродействия и контролируемостипреобразователя.На чертеже приведена структурная схема преобразователя,Преобразователь содержит блок 1синхронизации, тактовый вход 2 преобразователя, счетчик 3, первый ивторой коммутаторы 4 и 5, первый ивторой частичные дешифраторы 6 игруппу 8 элементов И, элементы И 9и 1 О, элемент ИЛИ 11, элементы И 12и 13, элемент ИЛИ 14, первый и второй многовходовые элементы ИЛИ 15 и16, первую 17 и вторую 18 группы информационных входов преобразователя,группу 19 информационных выходовпреобразователя, выход 20 неисправности преобразователя.Предлагаемый преобразовательработает следующим образом.При поступлении преобразуемого ко.да на первую группу входов коммутатора 4 блок 1 синхронизации устанавливает счетчик 3 в исходное состояние, выдает на коммутатор 4 управляющий сигнал, разрешающий поступление входной информации с первойгруппы информационных входов черезкоммутатор 4 на частичный дешифратор6. С возбужденных выходов дешифратора информация поступает на входыэлементов И группы 8, Одновременноинформация с выходов частичногодешифратора 6, определяющих старшийразряд выходного кода, поступает навходы многовходового элемента ИЛИ 15,тем самым сразу определяя старшийразряд выходного кода, который поступает на информационные входы коммутатора 5, Далее блок 1 синхронизации выдает на коммутатор управляющий сигнал, разрешающий поступлениекодовых комбинаций через входы коммутатора 5. Счетчик 3 начинает перебор кодовых комбинаций, возбуждая выходы дешифратора 7. При совпадении кода, поступившего с первой группы информационных входов, с кодовойкомбинацией, накопленной в счетчике 3 в совокупности со старшим разрядом, согласно закону перекодирования на выходе блока элементов И группы 8 появляется сигнал, который, воз-.35 Код 2 Код 1 0001 1001 40 0010 0101 0100 1000 1010 0010 45 1001 0110 1010 1100 50 0110 1110 1110 0111 Элемент ИЛИ 15 определяет старший разряд при преобразовании кода 1 в код 2, поэтому его входы подклю-,26671 2действуя на блок синхронизации,прекращает поступление импульсов на счетный вход счетчика 3и фиксирует его состояние, Старший 5. разряд преобразованного кода снимается с выхода многовходового элементаИЛИ 15 через элементы И 1 О и ИЛИ 11,остальные (К) разряды преобразованного кода снимаются с выходовсчетчика 3. При обратном преобразовании преобразуемый код поступает через коммутатор 5 на дешифратор 7, акодовые комбинации со счетчика 3на вход дешифратора 6 через коммутатор 4. В дальнейшем преобразовательработает аналогично.В случае, если на вход преобразователя подана комбинация, не охваченная законом преобразования, тосигнал переполнения счетчика 3 воздействует на блок синхронизации, прекращая поступление импульсов на счет.ный вход счетчика 3 и останавливаяустройство.Использование многовходовых элементов ИЛИ позволяет одновременно спреобразованием кодовых комбинацийосуществлять контроль правильностипреобразования старшего разряда ивыдавать сообщение об ошибке, используя элементы И 13 и ИЛИ 14.Пусть необходимо осуществить взаимные преобразования кодов, приведенных в таблице.чены к 1, 4, 6 и 12 выхода дешифратора 6. Элемент ИЛИ 16 определяет старший разряд при обратном преобразовании, т.е. код 2 в код 1, поэтому его входы подключены к 2,6,7 и 1 О выходам дешифратора 7.В известных устройствах время преобразования кодовой комбинации определяется временем счета импульсов счетчика от нулевого значения до значения, совпадающего со значением входного кода. Предлагаемый преобразователь позволяет сократить время преобразования в два раза, так как использование многовходовых элементов ИЛИ позволяет сразу получать значение старшего разряда, а отсчет импульсов осуществлять для (1-1) разрядов кодовой последовательнос ти1ф о р м у л а и з о б р е т е н ия Преобразователь табличных кодов, содержащий счетчик, первый и второй коммутаторы, первый и второй частичные дешифраторы, блок синхронизации и блок элементов И, первая и вторая группы входов которого соединены с группами выходов соответственно первого и второго частичных дешифраторов, входы которых соедннены с выходами соответственно первого и второго коммутаторов, первые группы информационных входов которых являются соответственно п".рвой и второй группами информационных входов преобразователя, первый выход блоКа синхронизации соединен со счетным входом счетчика, разрядные выходы которого являются группоймладших разрядов выходов преобразователя исоединены с младшими разрядами второй группы информационных входов первого и второго коммутаторов, управляющие входы которых соединены сооТветственно свторым и третьим выходами блока синхронизации, четвертый выход которогосоединен с входом сброса счетчика,выход переполнения которого соединенс первым входом сброса блока синхронизации, второй вход сброса которогосоединен с выходами элементов И блока, тактовый вход блока синхронизации О является тактовым входом преобразователя, о т л и ч а ю щ и й с я тем,что, с целью повышения быстродействияи контролируемости, в него введенычетыре элемента И, первый и второй 15 элементы ИЛИ и первый и второй многовходовые элементы ИЛИ, входы которыхсоединены соответственно с выходамипервого и второго частичных дешифраторов, выход первого многовходового рО элемента ИЛИ соединен с входом старшего разряда второй группы входоввторого коммутатора и первыми входамипервого и второго элементов И, выходы которых соединены соответственно 25 с первыми входами первого и второгоэлементов ИЛИ, вторые входы которыхсоединены соответственно с выходамитретьего и четвертого элементов И,первые входы которых соединены с вы- ЗО ходом второго многовходового элемента ИЛИ и с входом старшего разрядавторой группы входов первого коммутатора, выходы старших разрядов первого и второго коммутаторов соединены соответственно с вторыми входами 35четвертого и второго элементов И,первый и второй выходы блока синхронизации соединены с вторыми входамисоответственно третьего и первого 40 элементов И, выходы первого и второго элементов ИЛИ являются соответственно выходом старшего разряда информационных выходов преобразователяи выходом неисправности преобразователя.1226671 авский Составитель М.АршСабо Техред В.Кадар Корректор М.Самборская едак 7/59 Тираж 816 Подписно е ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/