Цифровой умножитель частоты следования импульсов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) (1 И 226 14 Н 03 В 19/О 7 62 ПИСАНИЕ ИЭОБРЕТЕНИ СВИДЕТЕЛЬ ТОРСН ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР У 690608, кл, Н 03 В 19/00, 1978.Авторское свидетельство СССР В 1013952, кл. С 06 Р 7/68, 1981, (54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ(57) Изобретение относится к области автоматики и контрольно-измерительной техники и может быть использовар но, в частности, для проверки точности преобразования угол-код. Цель изобретения - повышение надежности работы устройства за счет снижения возможности сбоев. Устройство содержит генератор опорной частоты, делитель частоты, три счетчика импульсов, два регистра, два дешифратора, схему сравнения, два формирователя импульсов, два элемента И, элемент ИЛИ и триггер, Новым в устройстве является соединение выхода первого элемента И со счетным входом третьего счетчика импульсов. 1 ил.Изобретение относится к автоматике и контрольно=измерительной техни ке и может бьть использовано, н част ности, длл контроля тзчности преобрьг зователя угол-кацЦель изобретения - понижение надежности работы умнажигелл за счет .снижения возможности сбоен.На чертеже представлена структурная схема циФроваго множителя час-.следования импульсов.ЦиФровой умнажитель частоты содержит генератор 1 опорной час."оть: де - литель 2 частоты, счетчик 3, регисто 4, счетчик 5, дешифратор 6 нуля, Формирователь 7 импульсон, элемент И 8, дешифратор 9 нуля, счетчик 10, схему 11 сравнения регистр 12. триг гер 13, элемент И 14, элемент ИЛИ 15 и формирователь 16 импульсов.Умножитель работает следующим образом,На входную шину поступает периодический входной сигнал, из которого Формирователем 16 импульсов Формируются узкие управляющие импульсы, обеспечивающие синхронизацию работы делителя 2 частоты счетчиков 3 и 1 О и регистров 4 и 12. Сигнал генерато-.ра 1 опорной частоты через делитель 2 частоты поступает на вход счетчи.ка 3 н котором Формируетсл код, пропорциональный периоду входного сигнала, Этот код записывается в регистр 4 и хранится там в течение последующего периода входного сигнала.В счетчик 5 записываетсл инверсноезначение кода предыдущего периода умножаемой частоты, хранившейся в регистре 4, Дешифратором 6 фиксируются состояния логических единиц разрядов счетчика 5. Б этом случае код, переписанный инверсно из регистра дополняется до состояния логических единиц но всех разрядах сче.чика 5 при помощи сигналов генератора 1 опорной частоты, поступающих через элемент И 14 на суммирующий вход счетчика 5. При этом количгстно импульсов пропорционально коду регист". ра 4 Дешифратор 6 Формирует сигнал разрешения записи и далее процесс повторяется. Так какна счетчик 3 импульсов поступает сигнал частотой в Ю раз меньше, чем частота генера-" тора 1 опорной частоты, то на выходе умножителл Формируютсл импульсы период следования которых в М раз меньше периода входного сигнала, частота которого подлежит умножению, :-,е. коэффициент умножения 11 умножитепл определяется коэффициентом деления делителя 2 частоты.о окончании периода входного сигнала в делителечастоты формируется код, пропорциональный ошибке измеренил периода входного сигнала счет чика 3 импульсов. Этот код записывается н регистр 12. Счетчик 10 устананлинаетсл в исходное состояние сигналом с выхода Формирователя 16, аз.в ;тем считает импульсы с выхода эле мента И 8, Формирующийся в счетчике10 импульсон К-разрядный код по параплельным шинам подается на однув ,.руппу входан схемы 11 сравнения, напвугую группу входов которой посту пает К-разрядный код с регистра 12,а выходе схемы 11 сравнения формируется узкий импульс в момент совпадения К-го разряда регистра 12 и первого разрлца счетчика 10 импульсов 25 спи (К)-га, второго или (К),третьего разрядов и так далее, Этот имв.Ульс устанавливает триггер 13 в нулевое состояние запрещая прохождеч-е импульсов через элемент И 14 на .-:,0 вход счетчика 5, По заднему фронтуследующего импульса генератора 1опорной частоты триггер 13 устанавливается н единичное состояние, обеспечивал прохождение остальных импульсон на счетчик 5 импульсов, Таким образом, коррекция периода выхоцного сигнала осуществляется путемзапрета прохождения одного импульсагенератораопорной частоты черезэлемент И 14 на счетчик 5, т.е. путем увеличения соответствующего периода выходного сигнала на один дискретопорной частоты. При этом коррекцияосуществляется в периодах выходногоси нала за период ВхОднОГО сиГналаравномерно. Количество корректируеид, "периодов выходного сигнала пропорционально величине кода, хранящегося в регистре 12, т,е, погрешностиизмерения периода входного сигналасчетчиком 3 импульсов. Синхронизация ныхоцного и входного сигналан, обеспечивающая исключение фазового набега, осуществляется 5 при помощи дешифратора 9, элементыИ 8 и ИЛИ 15, Дешифратор 9 выделяетна счетчике 10 комбинацию (Я) состояний, запрещает прохождение И-гоимпульса с формирователя 7 через элементы И 8 и ИЛИ 15 на выход умножителя, через другой вход элемента ИЛИ 15в качестве Я-го импульса проходит,пронормированный формирователем 16,сигнал, подлежащий умножению. Входным сигналом с формирователя 16 также обнуляется счетчик 10 и дешифратор 9 снимает ."Запрет" с элементаИ 8, разрешая дальнейшее прохождение 1 Оимпульсов с формирователя 7 черезэлемент ИЛИ 15 на выход умножителя,При отсутствии указанного входногосигнала счетчик 10 останавливаетсяв состоянии (М) и сигналы на выходе умножителя отсутствуют за счетблокирования дешифратором 9 до поступления входного сигнала,Формула изобретения 20Цифровой умножитель частоты следования импульсов, содержащий генератор опорной частоты, делитель частоты, первый, второй и третий счетчики, 25 первый и второй регистры, первый и второй дешифраторы нуля, схему сравнения, первый и второй формирователи импульсов, первый и второй элементы И, элемент ИЛИ, триггер, причем выход 3 О генератора опорной частоты соединен с информационным входом делителя частдты, выход которого соединен со счетным входом первого счетчика, разрядные вьпсоды которого подключены к разрядным входам первого регистра, разрядные выходы которого подключены к разрядным входам второго счетчика, разрядные выходы которого соединены с входами первого дешифратора нуля,выход которого соединен с входом первого формирователя импульсов, выходкоторого соединен с первым входомпервого элемента И, второй вход которого соединен с выходом второго дешифратора нуля, входы которого соединены с разрядными выходами третьего счетчика, разрядные выходы делителя частоты подключены к разряднъж входам второго регистра, разрядные выходы которого подключены квходам первой группы схемы сравнения,входы второй группы которой соединены с разрядными выходами третьегосчетчика, выход схемы сравнения подключен к входу установки в "0 триггера, прямой выход триггера соединенс первым входом второго элемента И,второй вход которого соединен с выходом генератора опорной частоты и входом синхронизации триггера, выходвторого элемента И соединен со счетным входом второго счетчика, вход записи которого соединен с входом синхронизации схемы сравнения и выходомэлемента ИЛИ, первый вход элементаИЛИ соединен с выходом первого элемента И, а второй вход - с входамиустановки в "0" делителя частоты,первого и третьего счетчиков, с входами. записи первого и второго регистров и выходом второго формирователя,импульсов, о т л и ч а ю щ и й с ятем, что, с целью повьппения надежности работы умножителя за счет снижения возможности сбоев, выход первого элемента И соединен со счетнымвходом третьего счетчика импульсов.1226604Составитель А.Клюев Редактор Н.Рогулич Техред Л. Олейник Корректор Е,Рошко Заказ 2145/56 Тираж 816 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4