Частотно-фазовый компаратор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1177879
Автор: Маркелов
Текст
(56) Комнаратор часи системы управлени с. 30.Авторское свидетельство СССРУ 484621, кл. Н 03 Р 13/00,04.03.74.(54)(57) ЧАСТОТНО-ФАЗОВЫЙ КОМПАРАТОсодержащий первый, второй и третийтриггеры, первый и второй ключи иэлемент И-НЕ,причем первые входыпервого и второго ключей соединенысоответственно с второй и первойвходными шинами, а выходы - с входами установки второго и третьеготриггеров соответственно, выходыкоторых подключены к первому и вто"рому входам элемента И-НЕ, выход оторого соединен с входами второго и третьего триггеров, ол и ч а ю щ и й с я тем, что, сцелью повышения точности, в неговведены элементы И и ИЛИ, а первыйтриггер выполнен синхронизированным,причем первые и вторые входы элементов ИЛИ и И соединены соответственно с первой и второй входными шинами,в выходы - соответственно с тактовым входом и информационным входомпервого триггера, единичный выходкоторого подключен к вторым входампервого и второго ключей, а нулевой выход - к третьему входу элемен,та И-НЕ, при этом выходы первого ивторого ключей, соединены с третьимивходами соответственно второго ипервого ключей, а выходы второготретьего триггеров соединены соответственно с первой и второй выходными аннамиИзобретение относится к импульсной технике и может найти применение в системах автоматического регулирования.Цель изобретения - повышение точности сравнения частоты и Фазы двух импульсных последовательностей за счет устранения неоднозначности и гистерезиса характеристики и области равенства частот. ОНа фиг. 1 изображена. Функциональная схема компаратораф на Фиг. 2 - пример выполнения ключа.Частотно-Фазовый компаратор содержит с первого по третий тригге ры 1-3, первый и второй ключи 4 и 5, элемент И-НЕ 6, первую и вторую входные шины 7 и 8, элемент ИЛИ 9, элемент И 10, первую и вторую выходные шины 11 и 12. 20Первая и вторая входные шины 7 и 8 соединены соответственно с первыми и вторыми входами элементов. ИЛИ 9 и И 10, а также с первыми входами соответственно второго и перво го ключей 5 и 4. Выходы элементов ИЛИ 9 и И 10 соединены соответственно с тактовым и информационным входами первого триггера 1, единичный выход которого соединен с вторыми :З 0 входами первого и второго ключей 4 и 5, выходы которых соединены с еди- ничнымн входами соответственно второго и третьего триггеров 2 и 3 и с третьими входами соответственно вто рого и первого ключей 5 и 4. Выходы второго и третьего триггеров 2 и 3 соединены с первой и второй выходными шинами 11 и 12 соответственно, а также с первым и вторым входами эле мента И-НЕ 6, третий вход которого соединен с нулевым выходом первого триггера 1, а выход - с входами сброса второо и третьего триггеров2 и 3.45Ключи 4 и 5 содержат с первого по четвертый элементы И-НЕ 13-16, причем выход элемента И-НЕ 13 соединен с первым входом элемента И-НЕ 14,выход которогосоединен с;пеовыми входами элементов И-НЕ 15 и 13, второй вход - с вторым входом элемента И-НЕ 15 и является первым входом ключа, Выход элемента И-НЕ 15 соединен с третьим входом элемента И-НЕ 14 , 5 и первым входом элемента И-НЕ 16, второй вход которого является вторым входом ключа, а выход соединен с вторым входом элемента И-НЕ 13 итретьим входом элемента И-НЕ 15. Приэтом четвертый вход элемента И-НЕ 14является третьим входом ключа, авыход - выходом ключа,Элемент ИЛИ 9 должен иметь боль"шее время задержки, чем элемент И 10,причем разница должна быть не. меньше,чем время срабатывания триггера 1,Последний срабатывает по фронту натактовом входе, причем его состояние определяется уровнем сигнала наинформационном входе. Ключи 4 и 5реагируют на состояние своих вторых(управляющих) входов в течение времени 1 с(й - время срабатывания логи. ческого элемента) после прихода фрон та импульса на их первые входы.При отсутствии входных импульсовна первом входе ключа 4 (5), на его выходе устанавливается "единичное" состояние. Если на втором (управляющем) входе ключа 4 (5) установленлогический ноль и .при поступлениина первый вход ключа 4 (5) входныхимпульсов, на выходе. ключа 4 (5)сохраняется логическая единица. Ес"ли на втором (управляющем) входеключа 4 (5) установлена логическая единица, то после прихода входногоимпульса на первый вход ключа 4 (5)через время срабатывания логического элемента на выходе ключа 4 (5) появляется логический ноль, на времядействия входного импульса, устанавливающий в "единичное" состояниетриггер 2 (3),Устройство работает следующимобразом.Периодические последовательностиимпульсов с частотой повторенияй и й поступают на входы элементовИ 10 и ИЛИ 9, на выходах которыхпоявляются как полностью, так частично совпадающие импульсы, и на первые входы ключей 4 и 5. В техслучаях, когда происходит совпадение по передним Фронтам импульсов, триггер 1, реагирующий на состояние информационного входа, в течение времени 2 С после прихода "единичного" сигнала на тактовый вход перейдет в состояние логической единицы.В следующий момент времени, засовпадением передних Фронтов импуль. сов, на первый вход ключа 4 (5)поступает импульс большей частоты1778и, инвертированный ключом, этот импульс устанавливает в "единичное" состояние триггер 2 (3), а также поступает на третий (дополнительный) вход другого ключа 5 (4), исключая срабатывание другого триггера 3 (2) до момента установки триггера 1 в "нулевое" состояние и перехода в "единичное" состояние ключей 4 и 5,Длительность входных импульсов 10 должна быть не менее времени срабатывания логического элемента ИЛИ 9, триггера 1 и ключа 4 (5).В случае равенства фаз и частот повторения импульсов, последние од" новременно поступают на входы логических элементов И 10 и ИЛИ 9 и первые входы ключей 4 и 5. Триггер1 при этом устанавливается в единич-. ное состояние, а следующим импуль"20 79 4сом триггеры 2 и 3 одновременно устанавливаются в состояние логической единицы. Логический элемент И-НЕ 6, на входы которого поступают три "единичных" сигнала, формирует сигнал, устанавливающий триггеры 2 и 3 в "нулевое" состояние, и цикл измерения повторяется.При переходе от положения равенства фаэ и частот к положению с рав -, ными частотами и несовпадающими фа;эами установка триггеров 2 и 3 осуществляется аналогично случаю неравенства частот.Таким образом, состояние выходов триггеров 2 и 3 позволяет однозначно определить совпадение частоты и фазы двух импульсных последователь-, ностей, а также знак разности их час" тот и фаз.1177879 4 М Составитель А.СмирновРедактор А,Шишкина Техред Л.Микеш Корректо тяг Заказ 5559/5 30 филиал ППП "Патент", г, Ужгород, ул. Проек 4 Тираж 872ПШИ Государственного по делам изобретений Иосква, М(-35, Раушска Подписноекомитета СССРи открытийя наб., д. 4/5Г
СмотретьЗаявка
3575998, 08.04.1983
ПРЕДПРИЯТИЕ ПЯ В-2572
МАРКЕЛОВ ВЛАДИМИР НИКОЛАЕВИЧ
МПК / Метки
МПК: H03D 13/00
Метки: компаратор, частотно-фазовый
Опубликовано: 07.09.1985
Код ссылки
<a href="https://patents.su/4-1177879-chastotno-fazovyjj-komparator.html" target="_blank" rel="follow" title="База патентов СССР">Частотно-фазовый компаратор</a>
Предыдущий патент: Генератор случайных сигналов
Следующий патент: Усилитель мощности
Случайный патент: Вертикальный виброконвейер для сыпучихматериалов