Устройство регулируемой задержки

( 9)1) 5)4 Н 03 К 5/ ОПИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРУ 873396, кл, Н 03 К 5/13,03.12.79,Авторское свидетельство СССРУ 1102026, кл. Н 03 К 5/13, 04.04,83(54)(57) УСТРОЙСТВО РЕГУЛИРУЕМОЙЗАДЕРЖКИ, содержащее счетчик, счетный вход которого подключен к шиневходного опорного сигнала, блоксравнения, первые входы которогоподключены к выходам счетчика, буферный регистр, информационный вход которого соединен с шиной передачи информации, а тактовый вход соединенс выходом первого элемента И-НЕ, первый вход которого подключен к шине "Синхросигнал", а второй его входк шине сигнала "Запрос" и к входу инветора, причем выход блока сравнения соединен с информационнымвходом первого П-триггера, тактовыйвход которого соединен с счетнымвходом счетчика и с тактовыми входами второго и третьего П-триггерова инверсный выход третьего П-триггера подключен к первому входу второгоэлемента И-НЕ, о т л и ч а ю щ е е;с я тем, что, с целью увеличениядопустимой скорости изменения за-.держки выходного сигнала при одновременной уменьшении аппаратурногообъема, в устройство введены элементсовпадения и четвертый П-триггер,вход установки которого соединен свыходом инвертора и входом установки второго П-триггера, инверсныйвыход четвертого П-триггера соединен с его информационным входом,а прямой выход соединен с входом установки первого П-триггера, инверсный выход которого подключен квыходной шине устройства, и к первому входу элемента совпадения,выход которого соединен с тактовымвходом четвертого П-триггера, авторой вход элемента совпадения подключен к выходу второго элементаИ-НЕ, второй вход которого соединен с прямым выходом второго П-триггера и с входом установки третьегоП-триггера, причем информационныевходы второго и третьего П-триггеров подключены к источнику сигналалогической единицы, а выходы буфер 1 ного регистра соединены с вторыми0 20 25 30 35 40 45 50 55 Изобретение относится к радиотехнике и может быть использовано в качестве исполнительного элемента систем автоматического регулирования по частоте, фазе, или временной задержке.Цель изобретения - увеличение допустимой скорости изменения задержки выходного сигнала при одновременном уменьшении аппаратурного обьема.На фиг, 1 приведена функциональная схема предлагаемого устройства, на фиг. 2 - диаграммы работы устройства.Устройство регулируемой задержки (фиг. 1) содержит счетчик 1, счетный вход которого подключен к шине опорного сигнала, блок 2 сравнения, первые входА которого подключены к выходам счетчика 1, буферншй регистр 3, информационный вход которого соединен с шиной передачи информации, а тактовый вход соединен с выходом первого эдемента И-НЕ 4, первый вход которого подключен к шине "Синхросигнал 11, а второй его вход подкпючен к шине сигнала "Запрос" и входу инвертара 5, выход которого соединен с входами установки триггеров 6 и 7, инверсный выход Р-триггера 6 соединен с его информационным входом, а прямой выход соединен с входом установки Р-триггера 8, инверсный выход которого подключен к шине выходного сигнала и к первому входу элемента 9 совпадения, выход которого соединен с тактовым входом Р-триггера 6, а второй вход элемента 9 совпадения подключен к выходу элемента И-НЕ 10 первшй вход которого соединен с инверсным входом Р-триггера 11, а второй вход элемента И-НЕ 10 соединен с выходом триггера 7 и входом установки триггера 11, причем тактовые входы Э-триггеров 7, 8 и 11 подключены к счетному входу счетчика 1, выход блока 2 сравнения соединен с информационным входом Р-триггера 8, а информационные входы Р-триггеров 7 и 11 подключены к источнику сигнала логической единицы. Устройство работает следующим образом,На счетный вход счетчика 1 поступают импульсы с частотой повторения Г . При этом происходит периодиоческое изменение кода, записанногов счетчике 1 с периодом 1 с/Г (фиг,2 й).Текущий код Аь с выходов разрядовсчетчика 1 поступает на первые входы блока 2 сравнения, на вторые входы которого поступает код В (фиг,2 й)с выходов буферного регистра 3.При смене информации в буферномрегистре 3 на выход элемента И-НЕ 4асинхронно с последовательностьюимпульсов К поступает сигнал "Запрос" (фиг. 23), обеспечивающий прохождение на тактовый вход буферного регистра 3 через элемент И-НЕ4 синхроимпульсов, по которым в буферный регистр последовательно заносится код В управления задержкойвыходного импульса, поступающего сшины Информация" на информационныйвход буферного регистра 3. Кроме того,сигнал "Запрос" через .инвертор 5поступает на установочные входыР-триггеров 6 и 7 и переводит ихпрямые выходы в состояние логический "0".На выходе блока 2 сравнения,синхронно с моментами совпадениявходных кодов, формируются импульсы с частотой повторения фс= Го/1 с.Кроме полезных импульсов на выходебудут присутствовать паразитные импульсА, наличие которых обусловлено влиянием конечных задержек ивремени срабатывания реальных элементов счетчика 1 и блока 2 сравнения. Для фильтрации паразитных импульсов сигнал с выхода блока 2сравнения поступает на информационный вход Р-триггера 8. При этом наего установочном входе действуетсигнал установки (фиг. 2 е) с прямоговыхода Э-триггера 6. Он блокируетработу Р-триггера 8, при этом наего инверсном выходе устанавливается сигнал логической "1" (фиг.2),который поступает на первый входэлемента 9 совпадения и на выходустройства. С выхода Р-триггера 7 сигнал логического "0" (фиг, 2 6) поступаетна второй вход элемента И-НЕ 10 ина вход установки Р-триггера 11,на инверсном выходе которого формируется сигнал логической "1"(фиг. 2 е),По окончании записи информациив буферный регистр 3 первый импульс1175 1 О 15 последовательности Гд, поступившийпосле снятия сигнала "Запрос""1" (фиг. 26). Следующий импульс последовательности Гр переводит инверсный выход Р-триггера 11 всостояние логического "0" (фиг.22,) .При этом на выходе элемента И-НЕ10 формируется одиночный импульс,который проходит через элемент 9совпадения и поступает на тактовыйвыход В-триггера 6. Задним фронтомимпульса прямой выход указанногоВ-триггера переводится в состояниепрямой логической 1". При этомснимается запрет на формированиена выходе П-триггера 8 сигнала 020 4(фиг. 2 о) по входному сигналу с блока 2 сравнения. Импульс выходного сигнала (фиг, 2 м 4 через элемент 9 совпадения поступает на счетный вход 0-триггера 6 и задним фронтом переводит его прямой выход в состояние логического "0". Этот логический "0" подается на установочный вход Р-триггера 8 (фиг. 2 е) и вновь блокирует его работу.Одновременно с началом нового импульса на шине "Запрос" прямой и инверсный выходы Э-триггеров 7 и 11 переводятся соответственно в состояния логического "О" (фиг. 2 Ф) и логической " 1" (фиг. 2 м.), цикл работы предлагаемого устройства повторяется,1175020 Составитель А, Титтор Е. Лушникова Техред А.Бабинец ректор А. Тяск Подписное аказ 521ВН 5 а ППП "Патент" Проектная,горо или 1/55 ТиражИИПИ Государственнпо делам изобретени 113035, Москва, Ж, Р о комитета СССРи открытийушская наб., д.