Многоразрядный логарифмический аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТ ИЧЕСНИХРЕСПУБЛИК М 1/ 5 Ц 4 ОРСКОМУ ЕТЕЛЬ Ямный оногонный у опублик ССР1980 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ(72) Фам Туан Фан (СРВ) и В(71) Белорусский ордена ТрудКрасного Знамени государственерситет им.В.И.Ленина(56) Патент ВеликобританииКф 1290057, кл. Н 03 К 13/ 17,1975,Авторское свидетельство СВ 790294, кл. Н 03 К 13/20,(54) (57) МНОГОРАЗРЯДНЫЙ ЛОГАРИФМИЧЕСКИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ,содержащий блок синхронизации, буферный каскад, основной компаратор, дваисточника опорного напряжения и формирователей разряда, каждый изкоторых содержит последовательно соединенные усилитель и аналоговое запоминающее устройство, компаратор,выход которого подключен к информационному входу триггера памяти, выход которого соединен с входом управления коэффициентом передачи усилителя и информационным входом сдвигового регистра, первый вход компаратора подключен к выходу первого источника опорного напряжения, управляющий вход аналогового запоминающегоустройства соединен с входом сбросатриггера памяти и одним ныходом блока синхронизации, буферный каскад сб"держит последовательно соединенныебуферный усилитель и буферное анало 801170614 И говое запоминающее устройство, управляющий вход которого соединен с унравляющим входом аналогового запоминающего устройства первого формпрователя разряда, первый вход оснонногокомпаратора соединен с выходом второго источника опорного напряжения,о т л и ч а ю щ и й с я тем, что, сцелью упрощения, в каждый формирона"тель разряда введен входной ключ,выход которого соединен с выходоманалогового запоминающего устройстваи входом усилителя, выход последнегосоединен с вторым входом компаратораи входом входного ключа последующегоформирователя разряда, в буферныйкаскад преобразователя нведены дваключа., выход первого из них соединенс ньглодом буферного аналогового запоминающего устройства и входом буферного усилителя, выход которогочерез другой ключ соединен с входомусилителя второго формирователя разряда, вход преобразователя подключенк входу входного ключа первого формирователя разряда, входу первого ключабуферного каскада и второму входу ос .ионного компаратора, подключенноговыходом к входу запуска блока синхронизации, другие выходы блока синхронизации подключены к соответствую"щим управляющим входам входных ключей первого и второго формирователейразряда и управляющему входу второгоключа буферного каскада, выходы однимиИзобретение относится к радиоэлектронике и вычислительной технике иможет быть использовано в быстродействующих преобразователях с логарифмической характеристикой.5Цель изобретения - упрощение .многоразрядного логарифмического аналого-цифрового преобразователя.На чертеже приведена функциональная схема многоразрядногологарифми 1 Оческого преобразователя.Многоразрядный логарифмическийаналого-цифровой преобразователь содержит блок синхронизации 1, буферный каскад 2, основной компаратор 3,первый 4 и второй 5 источники опорного напряжения, формирователи разряда6 -6 усилители 7 -7, аналоговыезапоминающие устройства 8 -8 компараторы 9-9, триггеры йамяти 10 -10, сдвиговые регистры 11,-11 буФерный усилитель 12, входные ключи13 -13 буферное аналоговое запомиплающее устройство 14, первый 15 ивторой 16 ключи. Коэффициенты переда иг ии усилителей 7 7 равны П ПР г соответственно. Первый источник 4опорного напряжения равен максимальному значению преобразуемого напряжения П . Второй источник 5 опорного 30Ггахнапряжения служит порогом основногокомпаратора 3, используемого дляразбиения динамического диапазонана два поддиапазона, Такое разбиениепредназначено для устранения влияниядиэлектрической абсорбции конденсаторов, применяемых в аналоговых запоминающих блоках 8 -8. Опорное напряжение источника 5 выбирается меньшеП /К где П;- минимальный преобпипразуемый сигнал, К - коэффициент диэлектрической абсорбции конденсаторов,Блок синхронизации 1 вырабатываетуправляющие сигналы С 1, С 2, СЗ, У 1, 45У 2, Т 1, Т 2, ТЗ.Многоразрядный логарифмическийаналого-цифровой преобразователь работает следующим образом.1При появлении сигнала Т 1 первый 50ключ 15 замыкается, аналоговое 8 ибуферное 14 аналоговое запоминающиеустройства работают в режиме выборкинапряжения, триггер памяти 104 устанавливается в единичное состояние, 55вследствие чего усилитель 71 работает в режиме повторителя напряжения.В зависимости от состояния основного компаратора 3 по сигналам управления У 1 и.У 1 замыкается входной ключ 13, если преобразуемый сигнал 0 меньше опорного напряжения источйика 5 илиразмыкается первый ключ 15 в случае, когда П не меньше опорного напряжения источника 5.В случае, когда П не меньше опорного напряжения источника 5, преобра-, зуемый сигнал 0 проходит через первый ключ 15 и буферный усилитель 12 и запоминается в буферном аналоговом запоминающем устройстве 14. При этом на вход усилителя 7 подан нулевой потенциал и напряжение в аналоговом запоминающем устройстве 8 1 равно нулю. После окончания сигнала управления Т 1 первый ключ 15 и входной ключ 13 размыкаются, а буферное аналоговое запоминающее устройство 14 и аналоговое запоминающее устройство 81 переходят в режим хранения. При этом напряжения с выхода буферного аналогового запоминающего устройства 14 и аналогового запоминающего уст- , ройства 8 поступают на входь. буферного усилителя 12 и усилителя 7 соответственно, а триггер памяти 10 устанавливается в нулевое состояние, что приводит к работе усилитель 7 с коэффициентом передачи, равным единице. Так как ПП /К , то от Фа асутствует сигнал управления С 2, предназначенный для записи состояния компаратора 9 в триггер памяти 10,поэтому состояние триггера памяти 10 остается неизменным. При появлении сигнала управления ТЗ происходит сдвиг в сдвиговом регистре 11, и запись состояния триггера памяти 10 в сдвиговый регистр 11, замыкается второй ключ 16 при разомкнутом состоянии входного ключа 13, аналоговое запоминающее устройство 8 работает в режиме выборки, триггер памяти 10 устанавливается в единичное состояниечто обусловливает работу усилителя 7 в режиме повторителя напряжения. В результате преобразуемый сигнал Ь, запомненный в буферном аналоговом запоминающем устройстве 14, проходит через буферный усилитель 12, второй ключ 16 и усилитель 7 с коэффициентом передачи, равным в данный момент единице, и запоминается в аналоговом запоминающем устройстве 8. После окончания сигнала управления ТЗ размыкается3 11706 второй ключ 16, аналоговое запоминаю" щее устройство 8 переходит в режим хранения. Триггер памяти 10 устанав"г ливается в нулевое состояние, что обусловливает на единичный коэффици ент передачи усилителя 7 , напряжение запомненное в аналоговом запоминающем устройстве 8 г, подводится к вход усилителя 7 . По сигналу управления Т 1 формирователь разряда 61 и буфер О ный каскад 2 возвращаются в исходное состояние для выборки следующего значения .преобразуемого сигнала.Сигналы управления блока синхронизации 1 для формирователя разряда 6 15 совпадают с сигналами управления для каскада формирователя разряда 6 а для формирователя разряда бг - с сигналами управления формирователя разряда 6 и так далее.20В случае, когда Ц. меньше опорного напряжения источника 5 происходит процедура, аналогичная предыдущему случаю, лишь с отличием, состоящим вг том, что входной ключ 131.замыкается 25 для запоминания преобразуемого сигнала ц в аналоговом запоминающем устХройстве 8, при подаче соответствующих сигналов управления. В данном случае после окончания сигнала управ- ЗО ления Т 1 на выходе усилителя 7, устанавливается напряжение1 1/2Ц, =ЦРкоторое сравнивается компаратором 9 1 с опорным напряжением первого источника опорного напряжения 4, равным ц , а при подаче сигнала управления С 2 в триггер памяти разряда 10 запоминается состояние компаратора 91, которое равно В результате коэффициент передачи 45 усилителя 71 устанавливается по состоянию триггера памяти разряда 10, а выходное напряжение усилителя 7 равили(3)Таким образом, вырабатывается самый старший разряд 1,1 1,. В отличиеот предыдущего случая замыкается ключ4 при разомкнутом состоянии второго 14 4ключа 16, в результате в аналоговомзапоминающем устройстве 8 г. хранитсявыходное напряжениеусилителе 7определяемое по (3).Для обоих случаев к входу усилителя 7 в момент подачи сигнала управуления Т 1 подводится напряжение, рав ное с учетом (3)п-сОпри этом на выходе усилителя 72 устанавливается напряжениец=цР 2 (5)которое аналогично первому формирователю разрядов 6сравнивается компаратором 8 р с опорным напряжением 4.По сигналу управления С в триггерпамяти разряда 10,2 запоминается состояние компаратора 9 г., равное/г,ь.г =1, пр Ц,Р"Ц.После этого на вход ключа 4 поступает напряжение, равное с учетом(4), (5) и (6)ц ц Р -1/2 и-г/г (7)Е КТаким образом, вырабатываетсявторой разряд преобразователя. Приподаче сигнала управления Т 2 ключ 13замыкается, триггер памяти разряда9 г устанавливается в единичное состояние, при этом усилитель 7 работает в режиме повторйтеля напряжения,а аналоговое запоминающее устройство8 г запоминает напряжение, определяемое по (7), и так далее. В дальнейшем происходит та же процедура, чтои в формирователе разряда б а впоследующих .каскадах - аналогичноработе формирователя разряда 6.Так как объем сдвиговых регистровуменьшается на "1" в сторону младшихразрядов и коэффициенты передачи управляемых усилителей установлены всоответствии с логарифмической шкалой, то на выходные клемма преобразО"вателя одновременно поступает информация о коде одной выборки, соответствующем логарифмической шкале.Из описанного видно, что основнойкомпаратор 3 разбивает динамическийдиапазон преобразователя на два поддиапазона, вследствие чего в формирователь самого старшего разряда 61поступают лишь сигналы, находящиесяв нижнем поддиапазоне, а в буферныйЗаказ 4715/54 Т ВПИИПИ Гос по дела 113035 Москаж 872 Подписиарственного комитета СССРизобретений и открытийЖ, Раушская наб., д.4/ ВПатент", г,ужгород, ул.Проектна Фил каскад 9 - сигналы верхнего поддиапазона. Следовательно, в аналоговомзапоминающем. устройстве 8 запоминаются лишь напряжения меньшие, чемопорное напряжение 11, т.е. меньшие,чем /01 /Ко /. Поэтому погрешность,вызванная диэлектрической абсорбцией,существенно уменьшается. Тем самымустраняется влияние диэлектрическойабсорбции. Одновременно с этим основ.ной компаратор 3 вырабатывает самыйстарший разряд для сигналов, находящихся в верхнем поддиапазоне, а компаратор 9 уточняет выработку самого старшего разряда для сигналов, находящихся в нижнем поддиапазоне, чтопозволяет устранить возможность на ложения шкалВремя преобразования состоит извремени запоминания в аналоговом запоминающем устроистве 8времени установления усилителя 7 - 10 времени переходного процесса в комлпараторе -, времени записи втриггер памяти разряда 10 самогостаршего разряда 9-, , и временизапоминания в аналоговом запоминающемустройстве 8 с2