Делитель частоты импульсов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1162037
Автор: Смирнов
Текст
) Н 03 К 23/00 ГОСУДАРСТВЕННЫЙ КОМ ПО ДЕЛАМ ИЗОБРЕТЕНИ СССР ЫТИЙ ЕН К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ етельство СССР3/ОО,ИСАНИЕ ИЗ(56) 1. Авторское свидУ 278761, кл. Н 03 К 226.03.69.2. Авторское свидетельство СССРУ 913602, кл. Н 03 К 23/04,22.05,80 (прототип).(54)(57) ДЕЛИТЕЛЬ ЧАСТОТЫ ИИПУЛЬСОсодержащий счетчик импульсов, дешифратор, входы которого соединеныс раэрядными выходачи счетчика импульсов, коммутатор с двумя выходами, соответствующими выбранному иудвоенному коэффициентам деления,входы которого соединены с соответствующими выходами дешифратора, к 5триггер, элемент ЗАПРЕТ, выход кот рого соединен с входом сброса счетчика импульсов, и входную и выходнуюшины, о т л и ч а ю щ и й с я тем,что, с целью повышения быстродействия, в него введены элемент ИЛИ исчетный триггер, счетный вход которого соединен с входной шиной, прямой выход - с одним из входов дешифратора, а инверсный - со счетнымвходом счетчика импульсов и запрещающим входом элемента ЗАПРЕТ, управляющий вход которого соединен с вы-.ходом первого триггера, первый входкоторого соединен с выходом "Едини-ца" дешифратора, а второй - с выходом удвоенного коэффициента делениякоммутатора и с первым входом элемента ИЛИ, второй вход которого соединен с выходом коэффициента делениякоммутатора, а выход - с выходнойшиной.Изобретение относится к импульс-ной технике и может быть использов.-.но в цифровой измерительной аппаратуре, а также в устройствах автома"тики и телемеханики, 5Известен делитель частоты импульсов, содержащий два счетчика импульсов кольцевого типа, дешифратор,коммутатор, устанавливающий коэффициент деления устройства, элемент. И 16и блок сброса первого счетчика импульсов 1,Недостаток устройства - ограниченное быстродействие, определяемоетипом используемых счетчиков. 15Наиболее близким по тоническойсущности к данному является устройство, содержащее счетчик импульсов, дешифратор, входы котоРого соединеныс разрядными выходами счетчика импульсов, коммутатор с двумя выходами,соответствующими выбранному и удвоенному коэффициентам деления, входыкоторого соединены с соответствующими выходами дешифратора, первый элемент ЗАПРЕТ, выход которого соединенс входом сброса счетчика импульсов,первый триггер, первый вход которого соединен с шиной установки, выход - с первым входом первого эле- ЭОмента И, второй вход которого соединен с входной шиной, счетным входомсчетчика импульсов и первым входомпервого элемента ЗАПРЕТ, второй входкоторого соединен с выходом коммута" 3тора, соответствующим выбранному коэффициенту деления, с первым входомвторого триггера и с первым входомвторого элемента И, выход которогосоединен с вторым входом первого триг-.гера, а второй вход - с выходоммладшего разряда счетчика импульсов,выход коммутатора, соответствующийудвоенному значению коэффициентаделения, соединен с первым входомвторого элемента ЗАПРЕТ, второйвход которого соединен с выходом первого элемента И, а выход - с вторымвходом второго триггера, первый ивторой выходы которого соединены со Оответственно с первой и второй выходными шинами 21.Недостаток устройства состоит в том, что его верхняя граничная частота значительно ниже максимальной 55 частоты переключения триггеров счетчика импульсов. Это обусловлено тем, что приведение устройства в исходное состояние перед очередным циклом деления происходит в паузе между К-м и К+1-м входными импульсами, в результате чего длительность переходных процессовпри приведении устройства в исходное состояние определяет минимально возможную величину паузы между входными импульсами и, следовательно, ограничивает максимальную рабочую частоту делителя частоты импульсов.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в делитель частоты импульсов содержащий счетчик импульсов, дешифратор, входы которого соединены с разрядными выходами счетчика импульсов, коммутатор с двумя выходами, соответствующими выбранному и удвоенному коэффициентам деления, входы которого соединены с соответствующими выходами дешифратора, 18 -триггер, элемент ЗАПРЕТ, выход которого соединен с входом сброеа счетчика импульсов, и входную и выходную шины, введены элемент ИЛИ и счетный триггер, счетный вход которого соединен с входной шиной, прямой выходс одним из входов дешифратора, а инверсный - со счетным входом счетчика импульсов и запрещающим входом элемента ЗАПРЕТ, управляющий вход которого соединен с выходом первого триггера, первый вход которого соеди" нен с выходом "Единица" дешифратора, а второй - с выходом удвоенного коэффициента деления коммутатора и с первым входом элемента ИЛИ, второй вход которого соединен с выходом ко" эффициента деления коммутатора, а выход - с выходной шиной.На чертеже приведена электричес" кая структурная схема устройства, 1Делитель частоты импульсов содержит счетчик 1 импульсов, дешифратор 2, входы которого соединены с разрядными выходами счетчика 1 импульсов, коммутатор 3 с двумя выходами 3-1, 3-2, соответствующими выбранному и удвоенному коэффициентам деления, входы которого соединены с соответствующими выходами дешифратора 2, Ю"триггер 4элемент 5 ЗАПРЕТ, выход которого соединен с входом сброса счетчика 1 импульсов, входную шину 6, выходную шину 7, элемент 8 ИЛИ, счетный триггер 9, счетный вход кото1162 1 О С приходом 2 К-го входного импульса сигнал единичного уровня появ, ляется на выходе 3-2 коммутатора 3 и поступает через элемент 8 на шину 7,а также на второй вход триггера 4,. Триггер 4 переходит в единичное состояние, в результате чего на управ ляющий вход элемента 5 поступает сигнал единичного уровня. На запрещающем входе элемента 5, соединенном с инверсным выходом триггера 9в это время присутствует сигнал еди ничного уровня, так как триггер 9 каждым четным входным импульсом устанавливается в нулевое состояние. 3рого соединен с входной шиной 6, прямой выход - с одним из входов дешифратора 2, а инверсный - со счетнымвходом счетчика 1 импульсов и запрещающим входом элемента 5 ЗАПРЕТ,управляющий вход которого соединен свыходом первого триггера 4, первыйвход которого соединен с выходом"Единица" дешифратора 2, а второй -с выходом удвоенного коэффициентаделения коммутатора и с первым входом элемента 8 ИЛИ, второй входкоторого соединен с выходом коэффициента деления коммутатора 3, а выход - с выходной шиной 7. 15Устройство работает следующим образом,Предположим, что исходное состояние устройства соответствует нулевым состояниям триггера 4, счетчика щ1 и триггера 9, выход 3-1 коммутатора 3 соединен с К-м выходом дешифратора 2, при этом обеспечивается заданный коэффициент К деления, а вы"ход 3-2 коммутатора 3 оказывается дсоединенным с 2 К-м выходом дешифратора 2.Входные импульсы на шине 6 считываются триггером 4 и счетчиком 1,на соответствующих выходах дешифратора 2, соединенных с неподвижнымиконтактами коммутатора 3, поочередно появляются импульсы единичногоуровня.35С приходом К-го входного импульса сигнал единичного уровня появляется на выходе 3-1 коммутатора 3 ичерез элемент 8 поступает на шину 7.С приходом (К+1)-го входного импульса сигнал на выходе коммутатора 4 Остановится равным нулю и, следовательно, заканчивается выходной импульс делителя частоты импульсов. О 37С приходом (2 К+1)-го входного импульса триггер9 переходит в единичное состояние, При этом сигнал навыходе 3-2 коммутатора 3 становитсяравным нулю и, следовательно, заканчивается выходной импульс устройства.Сигнал нулевого уровня с инверсноговыхода триггера 9 поступает на запрещающий вход элемента 5, в результатечего на выходе этого элемента появляется сигнал единичного уровня, по которому счетчик 1 устанавливается внулевое состояние,Поскольку приведение счетчика импульсов в нулевое состояние происходит в интервале времени, когдатриггер 9 находится в единичном состоянии, то после установки всех тригогеров счетчика 1 в нулевое состояниена выходе "Единица" дешифратора 2 появляется сигнал единичного уровня.Этот сигнал поступает на первый входтриггера 4 и переводит его в нулевоесостояние. При переходе триггера 4в нулевое состояние сигнал на управляющем входе элемента 5 становитсяравным нулю, в результате чего сигнал на выходе этого элемента такжестановится равным нулю, прекращаетсяобнуление счетчика импульсов. Такимобразом, приведение счетчика 1 в ну-,левое состояниепроисходит в начале оче"редного цикладеления послеподсчетапервого в этом цикле входного импульса.В дальнейшем работа делителя частоты импульсов повторяется.Таким образом, введение в делительчастоты импульсов счетного триггера,работающего в режиме непрерывногодвоичного счета, включенного междувходной шиной и счетным входом счетчика импульсов, а также использова-,ние элемента ЗАПРЕТ для управлениясбросом в нуль счетчика импульсов взависимости от состояния этого триггера позволило расширить интервалвремени, в течение которого можетпроизводиться сброс счетчика импульсов в нуль до величины, равной периоду следования входных импульсов.При этом верхняя граничная частотаработы устройства стала определятьсяпрактически быстродействием счетноготриггера, включенного между входнойшиной и счетным входом двоичногосчетчика. Кроме того, в устройствепредусмотрен схемный контроль сброса счетчика импульсов в нуль,что позволяет исключить работу в цепях сброса .11 Ь 2037 Составитель А.СоколовРедактор О.Колесникова Техред М.Гергель Корректор Г,Решетни Зака ПодписноеССР иал ППП "Патент", г. Ужгород, ул. Про 4 976/55 Тираж ВНИИПИ Государственного кпо делам изобретений и 3035, Москва, Ж, Раушс 72итета Сткрытийя наб.
СмотретьЗаявка
3671935, 07.12.1983
РОСТОВСКОЕ ВЫСШЕЕ ВОЕННОЕ КОМАНДНО-ИНЖЕНЕРНОЕ УЧИЛИЩЕ ИМ. ГЛАВНОГО МАРШАЛА АРТИЛЛЕРИИ НЕДЕЛИНА М. И
СМИРНОВ ЮРИЙ ВЛАДИМИРОВИЧ
МПК / Метки
МПК: H03K 23/00
Метки: делитель, импульсов, частоты
Опубликовано: 15.06.1985
Код ссылки
<a href="https://patents.su/4-1162037-delitel-chastoty-impulsov.html" target="_blank" rel="follow" title="База патентов СССР">Делитель частоты импульсов</a>