Устройство для оценки сходимости усеченного ряда хаара

(511 С 06 Р 15 3 06 РЕТЕНИ ИСАНИЕТОВСКОМУ СВИД ТЕЛЬСТВ ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКР(71) Харьковский институт инженеров железнодорожного транспорта им.С.М.Кирова(56) 1. Алексич Г. Проблемы сходимости ортогональных рядов. М., "Иностранная литература", 1963, с.54.2. Трахтман А.М Введение в обобщенную спектральную теорию сигналов. М., "Советское радио", 1972, с.116 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ОЦЕНКИ СХОДИМОСТИ УСЕЧЕННОГО РЯДА ХААРА, содержа-щее первый накапливающий сумматор,первый квадратор и вычитатель, о тл и ч а ю щ е е, с я тем, что, с целью уменьшения времени оценки сходимости, в него введены второй и третийнакапливающие сумматорывторой квадратор, делитель, элемент задержки,первый и второй управляемые делителичастоты и блок памяти, информационный.выход которого подключен к входу второго квадратора и входу первого накапливающего сумматора, выход которого подключен к входу первого квадратора, выход которого подключен кпервому входу делителя, выход которого подключен к первому входу вычитателя, выход которого подключен к входу третьего накапливакицего сумматора, выход которого является информацион-,. ным выходом устройства, информационный выход первого управляемого делителя частоты подключен к адресному входу блока памяти, информационный вход которого является информационным входом устройства, выход переполнения первого управляемого делителя частоты подключен к управляющему входу первого управляемого делителя частоты, установочному входу второго управляемого делителя частоты и второму входу делителя, третий вход которого соединен с.управляющими входами блока памяти и второго управляемогоделителя частоты и является первым установочным входом устройства, вторым установочным входам которого является установочный вход первого управляемого делителя частоты, счетный Я вход которого соединен со счетным входом второго управляемого делителя частоты и является входом синхронизации устройства, выход переполнения второго управляемого делителя частоты подключен к входу синхронизации первого квадратора и входу элемента задержки, выход которого подключенквходу обнуления первого накапливающего сумматора и входу обнуления второго накапливающего сумматора, выход которого подключен к второму входу вычитателя, а выход второго квадра- еВф тора подключен к входу второго накапливакцего сумматора.Изобретение относится к телеметрии и вычислительной технике и можетбыть использовано для передачи и обработки сжатых сообщений,Известно устройство равномернойоценки сходимости коэффициентов Хаара, содержащее анализатор в базисеХаара, сумматор и вычислительныйблок И .Недостатком известного устройства 10является то, что он требует большоговремени вычислений для нахожденияоценки ошибки обработки,Наиболее близким к изобретениютехническим решением является устрой ство содержащее анализатор в базисеХаара, блок умножения, генератор базисных функций Хаара, сумматор, блоквычитания, квадратор и интегратор,причем вход устройства подключен к . 20входу анализатора в базисе Хаара ивторому входу блока вычитания, выходанализатора подключен к первому входу блока умножения, второй вход которого соединен с выходом генератора 25базисных функций Хаара выход блока.умножения подсоединен к входу сумматора, выход которого соединен с первым входом блока вычитания, выход ко .торого подсоединен к входу квадрато- З 0ра, а выход квадратора соединен свходом интегратора 121,Однако это устройство требуетбольших вычислительных затрат, таккак необходимо произвести само орто- Згональное преобразование, т.е, анализ в дискретном базисе Хаара, восстановить исходную информацию, т.е.произвести синтез и вычислить ошибкупреобразования.40Целью изобретения является уменьшение времени оценки сходимости.Поставленная цель достигается тем,что в устройство для оценки сходимости усеченного ряда Хаара, содержа щее первый накапливающий сумматор,первый квадратор и вычитатель, введены второй и третий накапливающийсумматорй, второй квадратор, делитель, элемент задержки, первый и вто рой управляемые делители частоты иблок памяти, информационный выход которого подключен к входу второгоквадратора и входу первого накапливающего сумматора, выход которогоподключен к входу первого квадрато-ра, выход которого подключен к первому входу делителя, выход которого подключен к первому входу вычитателя, выход которого подключен к входу третьего накапливающегсумматора, выход которого является информационным выходом устройства, информационный выход первого управляемого делителя частоты подключен к адресному входу блока памяти, информационный вход которого является информационным входом устройства, выход переполнения первого управляемого делителя частоты подключен к управляющему входу первого управляемого делителя частоты, установочному входу второго управляемого делителя частоты и второму входу делителя, третий вход кото-. рого соединен с управляющими входами блока памяти и второго управляемого делителя частоты и является первым установочным входом устройства, вторым установочным входом которого является установочный вход первого управляемого делителя частоты, счетный вход которого соединен со счетным входом второго управляемого делителя частоты и является входом синхронизации устройства, выход переполнения второго управляемого делителя частоты подключен к входу синхронизации первого квадратора и входу элемента задержки, выход которого подключен к входу обнуления первого накапливающего сумматора и входу обнуления второго накапливающего сумматора, выход которого подключен к второму входу вычитателя, а выход второго квадратора подключен к входувторого накапливающего сумматора.На чертеже представлена блок-схема предлагаемого устройства,Устройство содержит управляемыйделитель 1 частоты, блок 2 памяти, управляемый делитель 3 частоты, накапливающий сумматор 4, элемент 5 задержки, квадраторы 6 и 7, накапливающий сумматор 8, делитель 9, вычитатель 10, накапливающий сумматор И,Исследуя детально природу дискретных функций Хаара, можно заметить, что отбрасывание коэффициента преобразования с последним порядковым номером влияет навосстановлении исходных данных только на последнюю пару отсчетов.Если задан входной вектор исходных отсчетов размерности И, то функции предлагаемого устройства можно свести к следующим процедурам.11308Необходимо отбросить условныйпоследний коэффициент ряда с номером М, не вычисляя его, и последнююпару исходных отсчетов, заменить ихсреднеарифметическим значением. Затем 5вычисляется ошибка как сумма квадратов разности между этой парой отсчетов и вычисленным средним значением, отбрасывается следующий (И)условных коэффициент ряда и предпоследняя пара отсчетов заменяетсяих среднеарифметическим. Вычисляетсяошибка по описанному правилу и прибавляется к ошибке, полученной напервом шаге, Процедура условного обнуления коэффициентов продолжаетсядо достижения заданной ошибки, причем порядковые номера заменяемых отсчетов их среднеарифметическим значением соответствуют правилу образования коэффициентов Хаара.Рассмотрим работу данного устройства при размерности вектора исходных отсчетов, например, равным 16,Ошибка преобразования при условном, 25отбрасывании последнего коэффициентаопределяется как1=х 2+х 2 - (х +х ) ,16 б 2 6 Юпри отбрасывании предпоследнего коэф фициента она будет равна1:х 2+х 2 - (х +х ) 2И 13 2 4где х 6- значения исходных отсчетов.Так при условном отбрасывании (Б/2) коэффициента ошибка будет выглядеть следующим образом1Я =(х 2+х+х 2+х 2) - (х +х +х +6 15 4, 15 46 15 14 +х, )2. 40Аналогично. будут записаны ошибки при условном отбрасывании других коэффициентов Хаара, причем номера отсчетов, входящих в приведенные выражения, будут соответствовать правилу образования этих коэффициентов.Работа устройства начинается с подачи синхронизирующего импульса, который позволяет записать в блок 2 памяти исходные отсчеты, поступающие с первого входа устройства.Одновремен- но этот сигнал устанавливает в делителе 3 частоты и делителе 9 коэффициент деления, равный 2,55С входа устройства на вход делителя 1,частоты поступает серия импульсов и этот делитель частоты за 73 4полняется до значения, равного (И+1).В конкретном случае в делителе 1 частоты будет записано число 17. Импульсы с входа устройства поступают насчетные входы соответственно делителя1 частоты и делителя 3 частоты. Делитель 1 частоты работает на вычитаниеи в нем жестко устанавливается коэффициент деления, равнь И, в данномслучае это значение равно 16, т.е. навьиоде этого делителя частоты сигналпоявится в том случае, когда на егосчетный вход поступит 16 импульсов.Делитель 3 частоты работает в обычномсчетном режиме и в начале. Функционирования имеет коэффициент деления,равный 2. Поступивший первый импульсна вход делителя 1 частоты установитв нем значение, равное (И), т,е, 16.Двоичное значение этого числа поступает с выхода делителя 1 частоты наадресный вход блока 2 памяти и с выхода этого блока 2 памяти на вход накапливающего сумматора 4 поступаетзначение отсчета с номером 16, Второйимпульс на входе делителя 1 частотыустанавливает в нем значение, равное 15,ЭЗначение отсчета с номером 15 поступит из блока 2 памяти на вход накапливающего сумматора 4 и сложитсясо значением предыдущего отсчета сномером 16. На выходе делителя 3 частоты появится сигнал и через элемент .5 задержки поступит на вход накапливающего сумматора 4 и сбросит его вноль. Значение задержки в элементе 5незначительно и равно времени срабатывания накапливающего сумматора 4,4Одновременно сигнал с выхода делителя3 частоты поступает на вход квадратора 6, разрешая тем самым. его работу.Таким образом, на выходе квадратора6 будет находится значение (х 1 +х )первичных отсчетов. Поделенное надва это значение с выхода делителя 9поступает на вход вычитателя 1 О, Одновременно значения этих отсчетов поступают на квадратор 7 и их просуммированное значение подается на входвычитателя 10, где из них вычитаетсязначение, поступившее на другой входвычитателя 10, т.е. образуется значение ошибки=х +х - -(х +х ) кото 165 4 16 Урае заносится на накапливающий сумматор 11. Сигнал с выхода элемента 5задержки поступает на вход накапливающего сумматора 8 и сбрасывает его в1130873 ВНИИПИТираж 698 аказ 9612/36ОДПИСНОЕ В делителе 1 частоты последовательно устанавливается двоичное значейие 14 и 13 и отсчеты с этими .порядковыми номерами считываются из блока 2 памяти, процесс обработки 5 повторяется как описано.Таким образом, на выходе вычитателя Щ образуется значение ошибки, эквивалентное при отбрасывании предпоследнего коэффициента. Это значение 10 ошибки складывается в накапливающем сумматоре 11 со значением ошибки, полученной на предыдущем шаге, т.е. при условном отбрасывании последнего коэффициента Хаара. 15Так продолжается до тех пор, пока условно не обнуляется половина коэффициентов Хаара, т,е. пока на вход делителя 1 частоты не поступят 16 импульсов и сигнал с выхода этого дели теля частоты поступит на входы делителя 3 частоты и делителя 9 и установит в них коэффициент деления, равный 4.Одновременно этот сигнал поступа ет на вход делителя 1 частоты и записывает в нем опять значение, равное (0+1), т.е. в данном случае число 17,Синхроимпульсы с входа синхронизации устройства поступают на входы де.З 0 лителей 1 и 3 частоты и с блока 2 памяти поочередно будут считываться значения отсчетов е номерми х 6, х, х, х, Сигнал на выходе делителя 3 частоты будет обнулять сумматор 4 З 5 уже только при поступлении на его вход четырех импульсов. Соответственно на выходе накапливающего сумматора 4 будет последовательно формироваться величины (х, +х, +х +х,1), а на выходе квадратора 7 величина (х 2+х 2+16 15Таким образом, на выходе вычитате" ля 10 будет сформировано значение ошибки=(х+х 2+х 2+х )- -(х +х +6 6 Ч О 4 Ь Ю +х +х ), которое в накапливающем сумматоре 11 складывается со значением ошибки, полученной на предыдущих шагах, т.е. от условного обнуЬления - коэффициентов. Аналогична работа устройства и при условном об-. нулении последующих коэффйциентов Хаара. Так продолжается до повторного обнуления делителя 1 частоты,т.е, когда на его выходе появляется сигнал и работа устройства прекращается.Это позволяет оценить ошибку преобразования при условном обнулении (Н) коэффициентов. В дальнейшем обнулении коэффициентов нет необходимости, так как,в противном случае ошибка восстановления исходных данных будет очень большой (больше ЗОХ).Предлагаемое устройство оценки сходимости усеченного ряда Хаара позволяет существенно. сократить число необходимых операций вычислений для нахождения ошибки при отбрасывании коэффициентов, ряда. филиал ППВ. "Патект", Г а УЗГОРОдэ ТлПРОайти