Частотно-фазовый детектор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 3(Я) Н 03 В 13/00 ОПИСАНИЕ ИЗОБРЕТЕ СТВУ осов54; ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИД(54)(57) ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР, содержащий дифференциальный усилитель, два Р -триггера и элемент И-НЕ, входы которого соединены с прямыми выходами Р -триггеров, а выход - с входами:Р 0 -триггеров, при этом О входы 2 -триггеров соединены с ис,ЯО 5351 А точником логической "1", входы синхронизации Э -триггеров являются входами частотно-фазового детектора,а выход дифференциального усилителяявляется выходом частотно-фазовогодетектора, о т л и ч а ю щ и й с ятем, что, с целью уменьшения уровняимпульсных помех в выходном сигналево всех режимах работы, введены дваэлемента И н два блока задержк;, причем прямые выходы каждого 2 -триггера через соответствующий элемент Исоединены с .входами дифференциального усилителя, а второй вход каждогоэлемента И через соответствующийблок задержки соединены с инверснымвыходом соответствующего 3 -триггера.эИзобретение относится к радиотехнике и может использоваться в радиопередающей, радиоприемной технике исинтезаторах частот.Известен частотно-фазовый детектор,содержащий два триггера, предназначенных для каждого из двух сравниваемых сигналов, имеются также цепи дляустановки триггеров в состояние логической единицы на время, пропорциональное разности частот и фаз сиг налов. Это напряжение логической еди"ницы усиливается и фильтруется 1 .Однако данный частотно-Фазовый детектор имеет недостаточное подавление помех на своем выходе, вызванных 15импульсными помехами на выходе первого и второго триггеров в зависимости от соотношения частот и фаз входных сигналов.Наиболее близким техническим решеО нием к предложенному является частотно-фазовый детектор, содержащий дифференциальный усилитель, два Р-триггера и элемент И-НЕ, входы которого соединены с прямыми выходами 0 -триггеров, в выход - с входами Р 0 -триггеров, при этом 2 входы Д -триггеров соединены с источником логической "1", входы синхронизации Д -триг геров являются входами частотно-фазового детектора, а выход дифференциального усилителя является выходом частотно-фазового детектора 2 . 40 Работа частотно-Фазового детектора в случае 11 ь 1 аналогична случаю1 с той лишь разницей, что на-2пряжение, пропорциональное разнице частот и фаз, появляется на выходе элемента И 5, а напряжение логического нуля на выходе элемента Иб, Таким образом, при 11 1 г и 1 й 12 длительность импульса на,выходах соответственно элементов Иб и И 5 равна(ми 1(1 где и - целое число периодов частоты , укладывающихся в случае(11 1 на периоде частотИ 1 , или число периодов частоты 11 , укладывающихся на периоде частоты 1 в случае 1,с 1 а 04 щб 1 и характеризует разг . Однако известный частотно-фазовый детектор имеет также недостаточное подавление помех на выходе.Цельизобретения - уменьшение уровня помех в выходном сигнале во всех режимах работы.Цель достигается тем, что в частотно-фазовый детектор, содержащий дифференциальный усилитель, два ртриггера и элемент И-НЕ, входы которого соединены с прямыми выходами 0 триггеров, а выход - с входами К 0- триггеров, при этом 3 входы 3-триггеров соединены с источником логической "1", входы синхронизации 0- триггеров являются входами частотно- фазового детектора, а выход дифферен О циального усилителя является выходом частотно-фазовбго детектора, введены два Улемента И и два блока задержки, причем прямые выходы каждого Р -триггера через соответствующий элемент И соединены с входами дифференциаль- ного усилителя, а второй вход каждого элемента И через соответствующий блок задержки соединен с инверсным выходом соответствующегоД -триггера.60На фиг. 1 приведена структурная электрическая схема предложенного частотно-фазового детектора; на фиг. 2 - временные диаграммы его работы. ,65 Частотно-Фазовый детектор содержит два П -триггера 1 и 2, элемент И-НЕ 3, дифференциальный усилитель 4, два элемента И 5 и б, блоки 7 и 8 задержки, источник 9 логической "1".Частотно-Фазовый детектор работает следующим образом.На входы синхронизацииО -триггеров 1 и 2 поступают соответственно первая и вторая импульсные последовательности, причем если частота 11 следования первой импульсной последовательности больше частоты 12 второй импульсной последовательности, тогда первый импульс частоты 1 перебросит Р-триггер 1 в единичное состояние, при этомВ -триггер 1 становится нечувствительным к последующим импульсам частоты до прихода первого импульса частоты 1 на О -триггер 2, который под воздействием этого импуль. са перебросится в единичное состояние. Далее в элементе И б осуществляется операция логического умножения напряжения на выходе В -триггера 1 и выходе блока 8 задержки. После прихода первого импульса частоты Я, на выходец - триггера 2 появляется напряжение на время, определяемое временем задержки в 3 -триггере 2 и элементе И-НЕ 3, которое также поступает на схему логического умножения, состоящую из блока 7 задержки и элемента И 5, но не проходит на ее выход, так как коэффициент передачи ,схемы логического умножения равен нулю для задержек, меньших или равных сумме задержек в 2 -триггере 2 и эле-, менте И-НЕ 3. Появление напряжения на прямом выходе Р триггера 2 откры вает схему сброса, принудительно устанавливающую 2 -триггеры 1 и 2 в исходное нулевое состояние. Таким образом, на выходе элемента И б образуется напряжение, пропорциональное разности частот и фаз сравниваемых сигналов, а на выходе элемента И 5 образуется напряжение логического нуля, Далее эти напряжения усили- ваются и фильтруются в дифференциальном усилителе 4.4.2На фиг. 2 приведены временные диаграммы, поясняющие работу частотнофазового детектора при 1 1 . ЗдесьЧ и 1 - напряжения на входе первогои второго Р -триггеров 1 и 2 соответственно; Ч , М 4 и Ч - напряжениясоответственно на прямом выходе Этриггера 1, выходе блока 8 задержкии элементе Иб;у 6, Ч , у 8 - напряжения соответственно на прямом выходе3-триггера 2, выходе блока 7 задержки и элементе И 5,Напряжение помех на вЫЖоде частотно-фазового детектора относительно 15выхода 2 -триггера 2 при 1, 3 1 определяется соотношением для прототипановЧ, -Ч К" " +а,+В,О20 где Ч, - амплитуда импульсной помехина выходец -триггера 2;Ко - коэффициент усиления дифференциального усилителя 4 на 25частоте Я =0;Н - выходное сопротивление дифференциального усилителя 4;В - сопротивление фильтра дифференциального усилителя 4; 30С - емкость фильтра дифференциального усилителя 4При 11 б 12 напряжение помехи на выходе частотно-фазового делителя от Э-триггера 1 определяется аналогично.з 5Для частотно-фазового детектора со схемой логической защиты напряжение помехи на выходе частотно-фазового детектора определяется соотношением1 де К 1 - коэффициент передачи схемы логической защиты, состоящей из блока задержки и элемента И на выходе и- триггеров 1 и 2;Я Ц- входное сопротивление дифференциального усилителя 4;паразитная емкость с выхода Р -триггера на вход дифференциального усилителя 4.Поскольку длительностЬ помехи Чр равна б, Ф ь ( где ь 1. - задержка в Р- триггере; ьа - задержка в схеме сброса), оК=О , л, е задержка импульсов в блоке задержки, тогда-гЧ чМах 05 Г=10 мГц.Таким образом, использование предложенного устройства позволяет существенно уменьшить уровень помех на выходе частотно-фазового детектора. По сравнению с базовым объектом в изобретении осуществляется дополнительная логическая обработка помех до выходного фильтра усилителя, что позволило снизить уровень помех на выходе частотно-фазового детектора примерно в 79 раз, не уменьшая полосы пропускания частотно-фазового де-дктора./39 Тираж Зб 2 ПОВНИИПИ Государственного комитета СССпо делам изобретений и открытий113035, Москва, Ж, Раушская наб.; сн каз Зб 1 о 4/ Филиал ППП "Патент", г.ужгород, ул.Проектная, 4 Составитель,И.ГрабилинМ.Дылын Техред А.Бабинец Корректор П 3 Коссе