Устройство для преобразования сигналов информационно измерительной системы

/ 1062751 А д 1) б 08 С 19/28 ПИСАНИЕ ИЗОБРЕТЕНИАВТОРСКОМУ СВИДЕТЕЛЬСТВУ с;В ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(56) 1, Авторское свидетельство СССР190073, кл. б 06 Г 11/00, 1967.2. Каган Б, М, и др. Системы связи УВМ с объектами управления в АСУ ТП. М., Советское радио, 1978, с. 175 (прототип).(54) (57) 1. УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ СИГНАЛОВ ИНФОРМАЦИОННО-ИЗМЕРИТЕЛЬНОЙ СИСТЕМЫ, содержащее дешифратор адреса канала, выход которого соединен с первым входом коммутатора, выход которого подключен к первому входу элемента сравнения, выход которого и выход программно-временного блока соединены соответственно с первым и вторым входами формирователя кода, выход которого соединен с входом регистра, выход регистра соединен с входом цифроаналогового преобразователя, выход которого подключен к второму входу элемента сравнения, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены блок управления, блок прерывания цикла и формирователь уровней округления, первый вход блока управления соединен с выходом дешифратора адреса канала, первый выход - с входом блока прерывания цикла, выход которого соединен с третьим входом формирователя кода, второй выход блока управления подключен к входу формирователя уровней округления, выход которого соединен с третьим входом элемента сравнения.1062751 2. Устройство по п. 1, отличающееся тем, что блок управления содержит элемент памяти, дешифратор и кодер, выходы элемента памяти подключеньг-к входам дешифратора и входам кодера, первые и вторые входы элемента памяти являются соответственно первым и вторым входами блока управления, первым и вторым выходами которого являются соответственно выходы дешифратора и выходы кодера.3. Устройство по п. 1, отличающееся тем, что блок прерывания цикла содержит Изобретение относится к измерительной технике и может быть использовано в информационно-измерительных системах, гибридных вычислительных комплексах, системах автоматики, регулирования и контроля.Известен АЦП, содержащий устройство сравнения, ПКН, триггерный регистр, распределитель синхропотенциалов, дешифратор пределов, элементы И и ИЛИ, причем входы дешифратора пределов присоединены к старшим триггерам регистра, выходы дешифратора связаны с первыми входами элементов И схемы сдвига разрядов, вторые входы связаны с триггерами регистра, а входы элементов И объединены группами по числу пределов элементами ИЛИ 11.Недостатком такого устройства является отсутствие возможности выполнения операции округления результатов преобразования.Наиболее близким к изобретению техническим решением является устройство для преобразования сигналов, содержащее дешифратор адреса канала, выход которого соединен с первым входом коммутатора, выход которого подключен к первому входу элемента сравнения, выход которого и выход программно-временного блока соединены соответственно с первым и вторым входами формирователя кода, выход которого соединен с входом регистра, выход которого соединен с входом цифроаналогового преобразователя, выход которого подключен к второму входу элемента сравнения 2,Недостатком известного устройства является отсутствие возможности выполнения операции округления результата преобразования.Целью изобретения является повышение быстродействия устройства при округлении результата.Поставленная цель достигается тем, что в устройство, содержащее дешифратор адреса канала, выход которого соединен с пер 5 О 15 20 25 30 35 генератор, регистр сдвига, элементы И по числу округляемых разрядов и элемент ИЛИ,выход генератора соединен с входом регистра сдвига, выходы которого подключены к первым входам элементов И, выходы которых соединены с входами элемента ИЛИ, выход которого соединен с первым входом генератора, входом блока прерывания цикла является второй вход генератора и вторые входы элементов И, выходомвыходэлемента ИЛИ. 2вым входом коммутатора, выход которого подключен к первому входу элемента сравнения, выход которого и выход программно- временного блока соедины соответственно с первым и вторым входами формирователя кода, выход которого соединен с входом регистра, выход регистра соединен с входом цифроаналогового преобразователя, выход которого подключен к второму входу элемента сравнения, введены блок управления, блок прерывания цикла и формирователь уровней округления, первый вход блока управления соединен с выходом дешифратора адреса канала, первый выход - с входом блока прерывания цикла, выход которого соединен с третьим входом формирователя кода, второй выход блока управления подключен к входу формирователя уровней окрутления, выход которого соединен с третьим входом элемента сравнения.Причем блок управления содержит элемент памяти, дешифратор и кодер, выходы элемента памяти подключены к входам дешифратора и входам кодера, первые и вторые входы элемента памяти являются соответственно первым и вторым входами блока управления, первым и вторым выходами которого являются соответственно выходы дешифратора и выходы кодера.Кроме того, блок прерывания цикла содержит генератор, регистр сдвига, элементы И по числу округляемых разрядов и элемент ИЛИ, выход генератора соединен с входом регистра сдвига, выходы которого подключены к первым входам элементов И, выходы которых соединены с входами элемента ИЛИ, выход которого соединен с первым входом генератора, входом блока прерывания никла является второй вход генератора и вторые входы элементов И, выходом - выход элемента ИЛИ.Устройство позволяет изменять разрядность выходного слова в зависимости от условия обмена между устройством и абонентом с округлением на передающей стороне, а также изменять длительность цикла преобразования в зависимости от разрядности выходного слова.На фиг. 1 представлена схема устройства; на фиг. 2 - схема блока управления режимом округления и блока прерывания цикла.Устройство содержит коммутатор 1, элемент сравнения 2, формирователь кода 3, блок 4 программно-временной, блок 5 прерывания цикла, регистр 6, цифроаналоговый преобразователь (ЦАП) 7 дешифратор 8 адреса канала, блок 9 управления, формирователь 10 уровней округления, шину 11 входных аналоговых сигналов, шину 12 адреса канала, шину 13 порядка округления и шину 14 результата преобразования. Блок 9 управления состоит из элемента памяти 15, шифратора 16 и кодера 17. Блок прерывания цикла состоит из генератора 18 импульсов, регистра 19 сдвига, элементов И 20 и элемента ИЛИ 21. Устройство работает, следующим образом.Аналоговые сигналы с шины 1 через коммутатор 1 поступают на вход элемента сравнения 2, которое совместно с узлами 3, 4, 6 и 7 реализует алгоритм аналого-цифрового преобразования, например алгоритм поразрядного кодирования, Блок 4 вырабатывает сигнал начала преобразования и поочередно включает и в соответствии .с выходным сигналом сравнивающего устройства выключает или оставляет включенным соответствующий разряд формируемого кода. Формируемый код через регистр 6 взводит поочередно, начиная со старшего, и при необходимости сбрасывает разряды ЦАП 7. По окончании цикла преобразования сформированный цифровой эквивалент входного аналогового сигнала из регистра 6 по шине 14 может быть передан абоненту.Схема построена таким образом, что позволяет осуществлять квантования входного сигнала с точностью до 2 ", где Ч - максимально возможное число двоичных разрядов в выходном коде преобразователя. С выхода регистра 6 двоичный цифровой эквивалент входного аналогового сигнала передается для дальнейшей обработки абоненту, которым в большинстве случаев является какое-либо цифровое вычислительное устройство или машина. Устройство это для принятия М-разрядных чисел от АЦП должно иметь входнбй регистр с числом разрядов М.Перед началом процесса преобразований по шине 13 в элемент памяти 15 блока 9 записывается информация о количестве разрядов выходного кода по каждому каналу измерения. В процессе преобразования по шине 12 в блок 9 поступает адрес канала, в соответствии с которым из элемента памяти считывается количество разрядов кода, требуемое данным каналом, которое декодируется шифратором 16. В результате на один из элементов И блока 5, номер ко торого соответствует младшему разряду окнругленного кода, поступает разрешающии сигнал. В момент начала цикла преобразования включается генератор 18 тактовых импульсов, синхронных с управляющими импульсами устройства. Импульсы с генератора 18 поступают на вход регистра 19 и вызывают продвижение вправо единицы, записанной первоначально в младшем разряде. После того как единица появится в разряде, номер которого соответствует младшему разряду округленного кода, срабатывает соответствующий элемент И и сигнал появляется на выходе элемента ИЛИ 21.Этот сигнал выключает генератор 18; а также прерывает работу формирователя кода 3. Таким образом, процесс преобразования 20 продолжается ровно столько тактов, сколькоразрядов выходного кода требуется по данному каналу.Одновременно количество требуемых разрядов с кодера 17 блока 9 поступает в формирователь уровней округления 10, который формирует аналоговую добавку к измеряемой величине, равную половине младшего разряда округленного кода. Суммирование аналоговой добавки с измеряемой аналоговой величиной производится в э.кменте сравнения.Это эквивалентно смешению характеристики устройства на половину младшего разряда, т.е. в случае превышения величиной отбрасываемого остатка половины своего диапазона, величина эта в сумме с добавкой превышает значение младшего из остаюшихося разрядов. Выходной код, формирующиися в регистре 6 и поступающий на шину 14, в этом случае на один квант превышает код, полученный простым усечением. В случае, если величина отбрасываемого остатка 40 меньше половины своего диапазона, в сумме с добавкой она не превышает значения младшего из остающихся разрядов. Выходной код устройства в этом случае совпадает с кодом, полученным при усечении. Величина же методической ошибки в обоих 45 случаях не превышает половины младшегоразряда округленного кода. Не превышает половины младшего разряда и ошибка при кодировании с округлением в случае равенства суммы величин отбрасываемого остатка и добавки. В этом случае значение соответствующего разрядного коэффициента (О или 1) определяется случайным образом, согласно закону распределения значения выходного сигнала в зоне нечувствительности данного сравнивающего устрой Ств а.При округлении результата преобразования М-разрядного устройства до М разрядов описанным способом, очевидно, не1062751 Фиг. 2 Составитель А. Копылов Редактор Н. Джугаи Техред И. Верес Корректор О. Тигор Заказ 10223/52 Тираж 6 8 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий13035, Москва, Ж - 35, Раушская наб., д. 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4Гимеет смысла определять отбрасываемые Х - М разряды; что необходимо при округлении на стороне приемника кода устройства и на что требуются дополнительные временные затраты, Цикл преобразования можно завершать после определения М-ого разряда кода.Таким образом, технический эффект изобретения состоит в расширении функциональных возможностей, заключающихся в наличии свойства выполнять операцию округления, и, в соответствии с этим, сокращении времени преобразования.В качестве базового варианта для сравнения и оценки экономического эффекта выбираем модуль аналого-цифрового преобразования из гибридной вычислительной системы ГВС, имеюгций 14 разрядов и время преобразования й 10 мкс. В случае работы такого устройства с ЦВМ СМ 2, оперирующей, например, с 8-и разрядными кодами, время преобразования входной аналоговой информации за счет сокраШения преобразования, времени семена и исключения операции округления уменьшается более чем на 40%, операция обмена информацией с 10 машиной может быть сокращена вдвое засчет возможности передачи информации двух- байтными словами, а экономия машинного времени за счет исключения машинной операции округления для некоторых типов задач может составлять 1 О - 20%.