Устройство для линеаризации характеристик измерительных преобразователей

(71) Государственное специальноеконструкторское бюро теплофизическогоприборостроения(56) 1. Авторское свидетельство СССР,М 483674, кл. 6 06 Г 15/20, 1973,2. Авторское свидетельство СССРпо заявке3278083/24,кл, .с, 06 Р 15/20, 1981 (прототип).,(54)(57) УСТРОЙСТВО ДЛЯ ЛИНЕАРИЗАЦИИХАРАКТЕРИСТИК ИЗМЕРИТЕЛЬНЫХ ПРЕОБРАЗОВАТЕЛЕЙ, содержащее блок вычитанияи суммирования, счетчик и коммутатор,й ОСУДАРСТВЕННЦЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОЛИСАНИЕ ИЗО К АВТОРСКОМУ СВИДЕТЕЛ первый и второй выходы которого соединены соответственно с первым и вторым входамИ блока вычитания и сум.мирования, третий вход которого является входом аргумента устройства, а выход подключен к входу счетчика, подсоединенного разрядными выходами к соответствующим информационным входам коммутатора, о т л и ч а ю щ ее с я ,тем, что, с целью упрощения устройства, оно содержит оперативны запоминающий блок последовательного действия, вхоД выборки которого соединен с одним из разрядных выходов счетчика, выходы подключены к соответствующим управляющим входам коммутатора а информационные входы яв" Че ляются входами ввода коэффициентов линеаризации устройства.Изобретение относится к измерительной и вычислительной технике ипредназначено для использования вмногоканальных измерительных системахс различными типами измерительныхпреобразователей, имеющими нелинейные передаточные характеристики.Известно устройство для линеаризации характеристик измерительныхпреобраэбвателей, которое содержитблок вычитания и суммирования импульсов, два начетчика, коммутационнуюматрицу, дешифратор участков аппроксимации и делитель частоты )1,Недостатком устройства являетсято, что оно работает с однотипнымиизмерительными.преобразователями,имеющими одинаковые нелинейные характеристики.Наиболее близким по техническойсущности к изобретению является устройство, содержащее блок вычитанияи суммирования, два счетчика, делитель частоты, коммутатор, первый ивторой выходы которого соединены соответственно с первым и вторым входами блока вычитания и суммирования, 25третий вход которого является информационным входом устройства, выходблока вычитания и суммирования сое,динен с входом первого счетчика,первый выход которого соединен с30информационным входом коммутатора,второй выход первого счетчика соединен с входом делителя частоты, выходкоторого подключен к входу второгосчетчика, младшие разряды адресного35входа постоянного запоминающего блокасоединены с выходом второго счетчика,выход постоянного запоминающего блокаподключен к управляющему входу коммутатора, старшие разряды адресного 40входа соединены с управляющим входомустройства,Недостатком данного устройстВаявляется относительная сложность итрудность эксплуатации его при замене измерительных преобразователей, 45Целью изобретения является упрощение устройстваПоставленная цель достигается тем, что устройство, содержащее блок вычи"50 тания и суммирования, счетчик и коммутатор, первый и второй выходы которого соединены соответственно с первым и вторым в.".одами; блока вычитания и суммирования, третий вход которого является входом аргумента устройства, а выход подключен к входу счетчика, подсоединенного разрядными выходами к соответствующим информационным входам коммутатора, содержит оперативный запоминающий блок 60 последовательного действия, вход выборки которого соединен с одним из разрядных выходов счетчика, выходы ,подключены к соответствующим управляющим входам коммутатора, а информа ционные входы являются входами ввода коэффициентов линеаризации устройстВа,На фиг. 1 изображена блок-схема устройства) на фиг, 2 - функциональная схема коммутатора; на фиг, 3функциональная схема блока вычитанияи суммирования,Устройство (фиг, 1) содержит блок1 вычитания и суммирования, входаргумента которого соединен с выходом преобразователя параметра в число импульсов (не показан), а выход с входом счетчика 2. Выходы, счетчика 2 подключены к соответствующим информационным входам коммутатора 3, причем первый и второй выходы коммутатора 3 соединены с первым и вторым входами блока 1 вычитания и суммирования, К одному иэ разрядных выходов счетчикаподключен вход выборки оперативного запоминающего блока 4 последовательного действия, выход 5 блока 4 соединен с управляющим входом коммутатора, ИнФормационный вход6 блока 4 соединен с входом вводакоэффициентов линеаризации устройст-.ва,Коммутатор 3 (фиг, 2) содержитгруппу диференцирующих цепочек 7-12,входы которых являются информационными входами коммутатора 3. Выходыдифференцирующих цепочек 7-12 подключены к входам элементов И 13-18, вторые входы которых являются управляющими входами. коммутатора 3, Выходы элементов И 13-18 подключены к . входам элемента ИЛИ 19, выход кото;. рого является первым выходом коммутатора 3, Один из управляющих входов коммутатора 3 подключен к буферному усилителю 20, Выход буферного усилителя 20 является вторым выходом коммутатора 3Блок 1 вычитания и суммирования (фиг, 3) содержит элемент И 21, один из входов которого соединен с третьим входом блока 1. К третьему входу блока 1 подключены первый вход элемента И 22 и тактовый вход триггера 23.Второй вход элемента И 22 является вторым входом блока 1 вычитания и суммирования, а третий вход элемента И 22 подключен к прямому выходу триггера 23. Инверсный выход триггера 23 подключен к второму входу элемента И 21 и входу триггера 24, другой вход которого является первым входом блока 1 вычитания и суммирования.Прямой выход триггера 24 соединен с входом триггера 23. Выход элемента И 21 соединен с тактовым входом триггера 25, выход которого соединен с первым входом элемента ИЛИ 26, второй вход которого соединен с выходом элементаИ. 22, а выход является выходом блока 1 вычитания:и суммирования.1056220 50. 55 60 Устройство работает следующимобразом.В оперативный запоминающий блок 4последовательного действия заносятсякоэффициенты линеаризации для очередного преобразования. Во время преобразования сигнала устройством линеаризации на вход блока 1 вычитанияи суммирования от преобразователя"параметр - число импульсов" (не показан) поступает последовательность.импульсов. В начале преобразованияна выход блока 4 выдается код, соответствующий первому участку кусочнолинейной аппроксимации исходной нелинейности, осуществляемый:даннымустройством. Этот код поступает науправляющие входы коммутатора 3, Онразрешает прохождение соответствующего числа импульсов, сформированныхна выходах счетчика 2, на входыблока 1 вычитания и суммирования. Эточисло импульсов добавляется к последовательности импульсов. от преобразователя "параметр - число .импульсов" или вычитается из нее на данном участке аппроксимации нелинейнойхарактеристики. В результате на вход счетчика 2 поступает линеаризвваннаяпоследовательность импульсов на дан"ном участке аппроксимации. При поступлении на вход счетчика 2 определенного числа импульсов, соответствующего длине одного участка аппроксимации, на одном из разрядных выходовсчетчика 2 вырабатывается импульс,который поступает на вход выборкиоперативного запоминающего блока 4последовательного действия. При этомна выход блока 4 поступает код соответствующий следующему участкуаппроксимации,.и работа устройстванроисходит аналогично работе на первом участке аппроксимации. Разрядный выход счетчика 2, к которому подключен вход выборки блока 4,определяет длину участка аппроксимации, при этом длина участка в масштабе выходного параметра линеаризатора равна 2 , где И - номер разрядансчетчика 2, к которому подключенвход выборки блока 4,На информационные входы коммута" тора 3 (фиг, 2) поступают импульсы с выходов счетчика 2. По переходу разрядов счетчика 2 в единичное состояние дифференцирующие цепочки 7-12 вырабатывают импульсы, прохождение которых через элемент И 13-18 на вхо" ды элемента ИЛИ 19 и на первый вход коммутатора 3 определяется логическими уровнями на соответствующих управляющих входах коммутатора. При этом число импульсов, которые проходят на первый выход коммутатора 3 эа цикл счетчика 2, равно коду, поступающему на управляющие входы коммута- тора 3. К одному из управляющих входов подключен вход буферного усилителя 20. Уровень сигнала, поступающегос буферного усилителя 20 на второйвыход коммутатора 3, определяет,будут ли выходные импульсы коммутатора добавляться к входной последовательности импульсов на блоке 1 вычитания и сумМирования или будут запрецать прохождение соответствующегочисла импульсов входной последова 10 тельностиБлок 1 вычитания и суммирования(фиг, 3) работает следующим образом.Перед началом работы необходимоустановить триггер 23 в нулевое сос 15 таяние. На вход блока 1, являющийсяинформационным входом устройства,поступает импульсная последовательность от преобразователя параметрав число импульсов, частота которой20 делится на два триггером 25 и поступает через элемент ИЛИ 26 на выходблока 1, При поступлении на первыйвход блока 1 импульсов с первого выхода коммутатора 3 триггер 24 уста 25 навливается в единичное состояние.Логическая единица, поступающая навход триггера 23 с выхода триггера24, разрешает переключение триггера23 в единичное состояние. При этомуровень логического нуля, поступающий с инверсного выхода триггера 23на вход триггера 24, сбрасывает триггер 24 в нулевое состояние. При этом. уровень логического нуля, поступающийс инверсного выхода триггера 23 навход триггера 24, сбрасывает триггер24 в нулевое состояние, Сформированный на инверсном выходе триггера 23импульс в течение периода входнойчастоты запрещает прохождение одного40 импульса с входа блока 1 через элемент И 21 на вход триггера 25. Логический уровень на втором входе блока 1 вычитания и суммирования определяет режим работы блока, Если на вто 45 ром входе логический нуль (режим Ьычитания), то сформированная на выходе триггера 25 импульсная последовательность через элемент ИЛИ 26 проходит на выход блока 1. Сформированная на выходе блока 1 последовательность соответствует вычитаниюодного импульса из входной последовательности импульсов. Если на втором блоке 1 - логическая единица (режимсуммирования), то сформированный напрямом выходе триггера 23 импульсразрешает прохождение на выход эле" мента И 22 одного импульса входнойпоследовательности, Сформированныйтаким.образом импульс с выхода элемента И 22 поступает на вход элемента ИЛИ 26 и добавляется к импульснойпоследовательности, сформированнойна выходе триггера 25, Полученная импульсная последовательность поступает на выход блока 1, При отсутствии"Патент",ул.проектна Филиал Пг. Ужгоро импульсов на первом входе блока 1вычитания и суммирования независимоох уровня сигнала на втором входеблока 1 импульсная последовательность,поступающая на информационный вход,проходит через элемент И 21, делится 5на два на триггере 25 и проходитна выход блока 1 через элемент ИЛИ 26,Изобретение упрощает эксплуатациюустройства при замене измерительных преобразователей в многоканальнойиэмерительной системе,Использование изобретения даст значительный. экономический эффект эа счет .удешевления устройства линеариэации против существующего, а также эа счет устранения процесса записи коэффициентов линеаризации в постоянный запоминающий блок.