Устройство для синхронизации шумоподобных сигналов

союз советскихсоцидлистичеснихРЕСПУБЛИК з(51 ий Ь ОПИСАНИЕ ИЗОБРЕТ АВТОРСКОМУ С ЬСТ ство СССР197.о СССР1976 (пр тогосуддРственный комитет сссРпо делАм изоБРетений и ОткРытий(54) (57) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ШУМОПОДОБНЫХ СИГНАЛОВ, содержащее объединенные по первому входу два перемножителя, к вторым входам которых подключены выходы генератора опорного напряжения, при этом выход первого перемножителя через последовательно соединенные первый интегратор и первый аналого-цифровой преобразователь подключен к входу первого регистра сдвига и первому входу первого сумматора, к второму входу которого подключен выход первого регистра сдвига, а выход второго перемножителя через последовательно соединенные второй интегратор и второй аналого-цифровой преобразователь подключен к входу второго регистра сдвига и первому входу второго сумматора, к второму входу которого подключен выход второго регистра сдвига, а также генератор псевдослучайной последовательности, тактовый генератор, решающий блок, третий сумматор, выход которого подключен к входу первого накопителя и через первый цифро-аналоговый преобразователь к входу первого квадратора, четвертый сумматор, выход которого подключен к входу второго накопителя и через второй цифро-аналоговый преобразователь к входу второго квадратора, выход которого, а также выход первого квадратора подключен к вхо,801022326 А дам пятого сумматора, отличающееся тем, что, с целью упрощения устройства путем исключения модулятора сигналов, накопителей, сумматоров и коммутатора, в него введены третий и четвертый перемножители, два переключателя, два счетчика, блок сравнения, ключ и последовательно соединенные элемент И, делитель, формирователь импульсов, элемент задержки и элемент ИЛИ, выход которого через генератор псевдослучайной последовательности подключен к первым входам третьего и четвертого перемножителей, к вторым входам которых подключены соответственно выходы первого и второго сумматоров, а выходы третьего и четвертого перемножителей подключены соответственно к первым входам третьего и четвертого сумматоров, к вторым входам которых подключены выходы первого и второго переключателей, при этом выход тактового генератора подключен к тактовым входам первого и второго накопителей, входу первого счетчика и второму входу элемента ИЛИ, первый вход которого объединен с входом Я второго счетчика, выходы которого подключены к входам блока сравнения, а выходы первого счетчика подключены к другим входам блока сравнения и входам элемента И, выход которого подключен к тактовым вхо- Ьь дам первого и второго регистров сдвига, Я причем выход блока сравнения подключен к управляющему входу ключа и через одновибратор к управляющим входам первого и второго переключателей, первые входы Ж которых объединены, а к вторым входам первого и второго переключателей подключены соответственно выходы первого и второго накопителей, при этом выход пятого сумматора подключен к входу ключа, выход которого соединен с входом решающего блока.Изобретение относится к радиотехникеи может быть использовано в системах связи различного назначения, преимущественно с низкоскоростной передачей шумоподобных сигналов (ШПС), требующих ускоренной синхронизации в условиях мощных помех.Известно устройство для синхронизацииШПС, содержащее два перемножителя, генератор несущей частоты, два интегратора,два квантователя, генератор тактовых импульсов, два накопителя, регистр сдвига,весовую матрицу, манипулятор, циклическиенакопители, коммутатор, цифро-аналоговыепреобразователи, квадраторы и решающийблок 11,Данное устройство неэффективно в низкоскоростных системах связи из-за большойсложности.Наиболее близким к предлагаемому является устройство для синхронизации ШПС,содержащее объединенные по первому входу два перемножителя, к вторым входамкоторых подключены соответствуюшие выходы генератора опорного напряжения, атакже сумматор, к выходам которого подключены выходы квадраторов, два интегратора, два аналого-цифровых преобразователя, два цифро-аналоговых преобразователя,модулятор сигналов, коммутатор, решающийблок, два регистра сдвига, Х накопителей,М + 2 дополнительных сумматоров 2.Однако известное устройство в низкоскоростных системах неэффективно из-забольшой сложности модулятора сигналов икоммутатора, а также большого числа накопителей и сумматоров.Цель изобретения - упрощение устройства путем исключения модулятора сигналов, накопителя, сумматоров и коммутатора.Для достижения поставленной цели в устройство для синхронизации шумоподобныхсигналов, содержащее объединенные по первому входу два перемножителя, к вторымвходам которых подключены выходы генератора опорного напряжения, при этом выход первого перемножителя через последовательно соединенные первый интегратор ипервый аналого-цифровой преобразовательподключен к входу первого регистра сдвигаи первому входу первого сумматора, к второму входу которого подключен выход первого регистра сдвига, а выход второго перемножителя через последовательно соединенные второй интегратор и второй аналогоцифровой преобразователь подключен к входу второго регистра сдвига и первому входувторого сумматора, к второму входу которого подключен выход второго регистра сдвига, а также генератор псевдослучайной последовательности, тактовый генератор, решаюший блок, третий сумматор, выход которого подключен к входу первого накопителяи через первый цифро-аналоговый преобразователь к входу первого квадратора, четвертыи сумматор, выход которого подключен к входу второго накопителя и через второй цифра-аналоговый преобразователь к входу второго квадратора, выход которого, а также выход первого квадратора подключены к входам пятого сумматора, введены третий и четвертый перемножители, два переключателя, два счетчика, блок сравнения, ключ и последовательно соединенные элемент И, делитель, формирователь импульсов, элемент 1 О задержки и элемент ИЛИ, выход которогочерез генератор псевдослучайной последовательности подключен к первым входам третьего и четвертого перемножителей, к вторым входам которых подключены соответственно выходы первого и второго сумматоров, а выходы третьего и четвертого перемножителей подключены соответственно к первым входам третьего и четвертого сумматоров, к вторым входам которых подключены выходы первого и второго переключателей, при этом выход тактового генератора подключен к тактовым входам первого и второго накопителей, входу первого счетчика и второму входу элемента ИЛИ, первый вход которого объединен с входом второго счетчика, выходы которого подключены к входам блока 25 сравнения, а выходы первого счетчика подключены к другим входам блока сравнения и входам элемента И, выход которого подключен к тактовым входам первого и второго регистров сдвига, причем выход блока сравнения подключен к управляющему вхо дуключа и через одновибратор к управляющим входам первого и второго переключателей, первые входы которых объединены, а к вторым входам первого и второго переключателя подключены соответственно выходы первого и второго накопителей, при этом 35 выход пятого сумматора подключен к входуключа, выход которого соединен с входом решающего блока,На фиг. 1 изображена структурная электрическая схема устройства; на фиг. 2 40 временные диаграммы, поясняющие егоработу.Устройство содержит первый 1 и второй 2перемножители, генератор 3 опорного напряжения, первый 4 и второй 5 интеграторы, первый 6 и второй 7 аналого-цифровые преобразователи, первый 8 и второй 9 регистры сдвига, первый 10 и второй 11 сумматоры, третий 12 и четвертый 13 перемножители, третий 14 и четвертый 15 сумматоры, первый 16 и второй 17 накопители, первый 18 и второй 19 переключатели, первый 20 и второй 21 цифро-аналоговые преобразователи, первый 22 и второй 23 квадраторы, пятый сумматор 24, ключ 25, решающий блок 26, генератор 27 псевдослучайной последовательности (ПСП), тактовый генератор 28, элемент 29 задержки, элемент ИЛИ 30, первый счетчик 31, формирователь 32 импульсов, делитель 33, элемент И 34, блок 35В третьем 14 и четвертом5 сумматорах и первом 16 и втором 17 накопителях происходит вычисление квадратурных составляющих вза имокорреляционной функции (ВКФ) входной смеси и копий сигналов с дискретностью ь. Эти значения преобразуются в аналоговую форму первым 20 и вторым 21 цифро-аналоговыми преобразователями, возводятся в квадрат первым 22 и вторым 23 квадраторами, попарно суммируются пятым сумматором 24 и через ключ 25 поступают в решающий блок 26, который по превышению порога и (или) по макси 45 5 О сравнения, второй счетчик 36 и одновибратор 37,Предлагаемое устройство работает следующим образом.5Поступающая на вход устройства смесь сигнала и помехи перемножается в первом 1 и втором 2 перемножителях с синусоидальным и косинусоидальным опорными напряжениями, поступающими с генератора 3 опорного напряжения. Сигналы с пер О . вого 1 и второго 2 перемножителей интегрируются первым 4 и вторым 5 интеграторами соответственно в интервалах дискрет Ь тэ/щ (где э - длительность элементарного символа ШПС), причем дискреты первого и вто- . рого каналов смещены по времени на х/2 несущего колебания. Полученные аналоговые значения интегралов переводятся в цифровую форму аналого-цифровыми преобразователями 6 и 7 и последовательно поступают в первый 8 и второй 9 регистры сдвига и первый 10 и второй 11 сумматоры. Сдвиги в этих регистрах производятся одновременно с помощью импульсов, поступающих с выхода элемента И 34 на тактовые входы регистров 8 и 9 сдвига. В сумматорах 10 и 11 .складываются текущие значения интегралов 25 и вычитаются задержанные по времени в регистрах 8 и 9 на длительность элементарного символа ШПС, Таким образом, в первом 10 и вторым 11 сумматорах подобно скользящему движку накапливаются на каждом такте значения интегралов произведения 30 входного сигнала и напряжений несущей частоты в интервале элементарного символа. , Полученные значения перемножаются в третьем 12 и четвертом 13 перемножителях на + или -в соответствии с псевдослучайной последовательностью, получае- З 5 мой с выхода генератора 27 псевдослучайной последовательности, и поступают на первые входы третьего 14 и четвертого 15 сумматоров, на вторые входы которых поступают числа, записанные в последних 4 б разрядах первого 16 и второго 17 накопителя. мальному значению ВКФ формирует синхроимпульсы.Процесс работы генератора 27 ПСП, а также накопления значений ВКФ поясняется с помощью диаграмм, изображенных на фиг. 2 для случая в=4, т.е. измеряется четыре значения ВКФ на длительности элементарного символа ШПС. Импульсы тактового генератора 28 частоты 1 т = тХ/1 з (фиг. 2 а) поступают через элемент ИЛИ 30 на тактовые входы генератора 27 ПСП и первого счетчика 31 емкостью 1 Ч. В момент 10 и через каждые последующие серии М импульсов, поступающие на счетчик 31, на выходах его разрядов будут появляться единичные импульсы. При этом на выходе элемента И 34 также появляются единичные импульсы (фиг. 2 б). Частота этих импульсов делится на гп в делителе 33, а импульсы (фиг. 2 в), полученные в. результате дифференцирования в формирователе 32 импульсов передних фронтов выходного напряжения делителя 33, задерживаются в элементе 29 задержки на величину, мень. шую 1/1 т (фиг. 2 г), и поступают через элемент 30 в генератор 27 ПСП. Таким образом, через интервалы, равные длительности элементарного символа, на тактовый вход генератора 27 ПСП поступает импульс дополнительно к импульсам тактового генератора 28. В соответствии с этим фаза генератора ПСП в начале каждого нового цикла длительностью э будет меняться на один шаг по отношению к предыдущему циклу, т.е. число сдвигов в генераторе 2 ПСП в каждом цикле будет на один больше, чем сдвигов в накопителях 16 и 17, на тактовые входы которых поступают импульсы только с выхода тактового генератора 28. Через Х таких циклов или через время Тс, равное длительности сигнала, начальная фаза генератора 27 ПСП станет такой же, как в момент 1,. При этом числа, записанные в первый и второй счетчики 31 и 36, совпадут и на выходе 35 сравнения появится импульс (фиг. 2 д), который откроет ключ 2 Ь и в решающий блок 26 поступит значение ВКФ с выхода пятого сумматора 24 (фиг. 2 е). Этот импульс задерживается в одновибраторе 37.и подключает первый 18 и второй 19 переключатели к нулевой шине, обеспечивая обнуление разрядов накопителей, с которых на предыдущем такте была считана информация. В конце цикла во второй счетчик 36 запишется единица, поступившая с элемента 29 задержки (фиг. 2 г), и процесс считывания и обнуления на следующем цикле задержится на один такт и т.д.Таким образом, устройство обеспечивает работу в низкоскоростных системах при одновременном упрощении.тови Редактор Заказ 40 Л. Пчелинская/50ВНИИПИпо д113035, МоФилиал ППП Составитель Г. ЛераТехред И. Е 1 ересТираж 677Государственного колам изобретений иква, Ж - 35, РаушскПатент, г. Ужгород,Корр Подл и тета С ткрытий я наб., ул. Про ектор Г. ОгарсноеСРд. 4/5ктная, 4