Устройство для управления вводом-выводом

СООЗ СОВЕТСКИСОЦИЛЛИСтИЧЕРЕСПУБЛИК А 1 19) ( 5859 1)5 О 06 Г 13/О ГОСУДАРСТВЕННЦПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР МИТЕТТКРЫТИЯМ с ол внешболь Йтель ью, узе три бу польсли- обе ован ель о устройст аждой сек- ппаратуры обмена и о ройства, н с внешним татка звестн ани в пецен мятью и паявляют ции об модифи блиров е вания данных дескрипторо на внешние у по интерфей и ЕС ЭВМ.ся дуслужикацииациятимые еш" о ними ри влени блока.ориент совмес ввод синх устро ва еК АВТОРСКОМ,Ф Онй(71) Институт точной механики и вычислительной техники им, С,А.Лебедева(5) УСТРОИСТВО ДЛЯ УПРАВЛЕНИЯ ВВОДОМ-ВЬВОДОМ(57) Изобретение относится к выцис.лительной технике и может быть использовано при конструировании вычислительных машин. Цель изобретения - повышение быстродействия устройства путем введения выделенныхселекторных каналов и организациинепосредственных обращений по данным с блоков синхронизации обмена обретение относится к выцой технике и может быть ио при конструировании выцх систем, в частности длия обмена между оперативнвыцислительной машины иустройствами независимоцентрального процессора.вестно устооиство для упрм"выводом, содержащее трионизации обмена, блок упр этих каналов в узел связи с памятью,минуя блок управления. В устройство для управления вводом-выводом,содержащее щ блоков синхронизацииобмена, блок памяти, исполнительный регистр, узел модиФикации, регистр ввода, первый блок приоритета,два буферных. регистра, узел запускаканалов, блок управления, блок связис памятью, введены второй блок приоритета, коммутатор памяти и п селекторных каналов Каждый каналсостоит из блока синхронизации обмена, коммутатора данных, блока развязки, регистра адреса, регистраколичества байтов, счетчика адреса, счетчика количества байтов.Устройство обеспечивает взаимодействие с высокоскоростными внешними устройствами. Его применение таве вычислительной машины по ет существенно увеличить обье ней памяти за счет подключен накопителей на магнитных диск шой емкости. 13 ил., 2 табл,ния, блок сопряжения с памприоритетного обслуживанияферные памяти,3585920.рой информационный вход 36-2 блока 2и записывается в память 172 черезэлементы И 169.1-169,52 и ИЛИ 171,15171,52, Запись в память 172 осуществляется по номеру канала поступающему на адресный вход .36-4 блока 2с выхода 45 блока б,В блоке б приоритета номер каналаО выдается с выходов элементов ИЛ 1151.1-151,4, На входы элементов ИЛИ151,1-151,4 номер канала поступаетс входа 44-2 запроса (вход 44-2 1)на Фиг,4) блока б, на который онпоступает с. командно-запросного .выхода 53-3 блока 10, где хранитсяв регистре 124,При отработке запроса блока 1.1синхронизации обмена позиционный2 О номер блока 1.д синхронизации с выходов элементов И 148.1-148,15 на .шифраторе 149 преобразуется в двоич-.ный номер канала и через элементыИЛИ 151.1-151,4 поступает на выход45 блока 6 приоритета (выход 45-1на фиг,7),По адресу программы, выданномув оперативную память с информационного выхода 55-.1 блока 11 связи сЗОпамятью по выходной шине 26 адресаданных, в устройство по шине 21 наинформационный вход 46 буферногорегистра 7 поступает команда второготипа. С выхода 47 буферного регист-ра 7 команда поступает на второй ин- .З 5 формационный вход 52-2 блока 1 О управления, Буферный регистр 7 постро-.ен аналогично буферному регистру 8Фно глубина буферизации равна двум,второго информационного входа 52-240 блока 10 управления команда черезэлементы И 118,1-118.36 и ИЛИ 120,1120,36 поступает на регистр 124команд, Команда .сопровождается сигналом запроса, который с второго ин 4 Формационного входа 52-2 блока 10открывает через элемент И 122 группу элементов И 118,1-118.36. Сигналс выхода элемента И 122 через элемент ИЛИ 127 стробирует прием коман 50 ды в регистр 124 и через элемент:ИЛИ 130 запускает генератор 134 тактовых импульсов. С "регистра 124 кодоперации поступает на дешифратор 128. Информация с выхода 43 регист" ра 5 ввода поступает на третий инФормационный вход 36-3 блока 2 и записывается в память 172 через элементы и 170,1-70,52 и или 171,1-171,89. Информация с выхода 39 регистра 3 поступает на первый вход 36-1 блока 2 и записывается в память 172 че" рез элементы И 168,1"168,89 и ИЛИ 171,1-171.89, Модифицированный адрес с выхода 4 узла 4 поступает на вто 19 17нала разрешения, который имеет дли-,тельность один такт и формируетсяна схеме, состоящей из В-триггера155 и элементов НЕ 156 и И 157. Посигналу с выхода элемента И 157 открывается один из элементов И 154,1154,8 и на выход устройства выдаетсязапрос в нужный куб памяти,Адрес программы с выхода 43 регистра 5 ввода через второй вход узла4 модификации попадает на группуэлементов И 176.1-17620, открытыхсигналом разрешения записи адреса,поступающим на третий вход 40-3 узла 4 с командно-запросного выхода53-3 блока 10.С выходов элементов И 176,1176,20 через элементы ИЛИ 177,1177,20 адрес поступает на первый входсумматора 180, На второй вход сумматора 180 поступает число с блока 10управления, на которое необходимоувеличить адрес инкремент), .Сигналразрешения записи адреса и инкрементвыдаются на командно-запросный выход53-3 блока 10 управления с формирователя 44, где они вырабатываютсяаналогично признаку адреса, Сигналразрешения записи адреса поступаетна элементы И 168,1-168,20 и разрешает прием инкрементированного адресапрограммы в память через элементыИЛИ 171,1-171,20 в поле адреса программы управляющего слова 0-го канала.Каждому каналу в памяти соответствует управляющее слово канала(УСК), имеющее следующие поля; полеадреса программы - 20 разрядов, полеадреса данных - 20 разрядов полеразмера массива (количества байтов) - 12 разрядов, поле управляющихпризнаков - 5 разрядов, поле номераустройства - 9 разрядов, поле кодаоперации - 9 разрядов, поле байтасостояния - 9 разрядов, поле номераканала - 4 разряда,Разряды команды, содержащие управ."ляющие признаки,.с выхода регистракоманд через элементы И 131.1-131.9,открытые сигналом с инвертора 129,указывающим на отсутствие запроса2117блока 1,.1 синхронизации обмена, иэлементы ИЛИ 133.1-133.9 поступаютна формирователь 144 для выбора сиг- налов управления блоком 2 памяти,регистром 3 и узлом 4 морификации,Дешифрированная команда "Начатьобмен" может быть с косвенностью и.без косвенности. Если дешифрируетсякоманда, отличная от "Начать обмен",то возникает сигнал программной ошибки в формирователе 144, Если дешиф" .рирована команда без косвенности,то обращение за следующей командойвыполняется по адресу, хранящемусяв управляющем слове нулевого канала,. По сигналу с триггера 186.1 работы,поступающему с управляющего выхода 51узла 9 на установочный вход 52-6 бло ка 10, в формирователе 144 формируется нулевой номер канала.и через ко. мандно"запросный выход 53-3 блока 10выдается на второй запросный вход44-. 2 блока 6 приоритета,Далее через элементы ИЛИ 151.1151,4.номер канала поступает на выход 45 блока 6 приоритета и на адресный вход 36-4 блока 2,По нулевому номеру канала из.,памяти 172 считывается управляющее слово канала, с выхода 37 поступает напервый информационный вход 38-1 ре.гистра 3 и записывается в регистр 3по стробу запиСи, Строб записи пос" .тупает на второй информационный вход38-. 2 регистра 3 с .командно-запросного выхода 53-3 блока 10 управления,где вырабатывается на Формирователе144 как логическое произведение сиг".налов с дешифратора 128 и генерато"ра 134. С выхода 39 регистра .3 ад".рес поступает на адресный вход 48-1буферного регистра 8 и с адресноговыхода 49-1 буферного регистра 8 напервый адресный вход 56-1 коммутато"ра 12,Одновременнос выдачей адреса срегистра 3. в буферный регистр 8 вблоке 10 управления номер канала свыхода формирователя 144 поступаетна установочный выход 53-4 блока 10.управления и с него на установочныивход .50 узла 9 запуска каналов., Сустановочного входа 50 узла 9 запуска каналов номер канала поступаетна вход дешифратора 181 номера ка-.нала и на его выходе появляется сигнал, открывающий элемент И 181на другой вход которого пттупает 35859 22сигнал установки триггера работы свхода 50 узла 9. На вход 50 этотсигнал поступает с установочноговыхода 53-4 блока 10 управления,гдевырабать 1 вается на формирователе 144так же, как и строб записи в регистр. 3, но по следующему такту генератора 134, По сигналу с выхода элс",мента И 182, устанавливается триггер 186,1 работы запускаемого канала. Сигнал с выхода триггера 186.1.работы поступает на управляющий выход 51 узла 9 и через установочныйвход 52-6 блока 1 О заводится наформирователь 144, Номер запущенногоканала с выхода формирователя 144,где он образуется логическим умножением номера канала с регистра 12420 и сигнала работы с триггера 186выдается на командно-запросный. выход53-3 блока 10, С выхода 53-3 номерканала поступает на второй запросный вход 44-2 блока 6 приоритета.25 Номер канала с второго запросноговхода 44-2 через элементы ИЛИ 151,1151,4 поступает на выход 45 (45-1)блока 6 приоритета и далее на адрес",ный вход 36"4 блока 2 памяти, Адресс исполнительного регистра черезэлементы И 1.74.1-1.74.20, открытыепо вторым входам сигналом разрешения записи адреса, и через элементы ИЛИ 177.1-177.20 поступает навход сумматора 180.и инкрементирует 35 ся. Сигнал разрешения записи адресаи инкремент вырабатываются. так же,как и при выполнейии команды первоготипа.Инкрементированный адрес с выхо 40 да 41 узла 4 поступает на второй ин",Формационный вход 36-2 блока 2 памя".ти и с него через элементы И 1691- .169.20 и ИЛИ 171.1-171.20 на входпамяти 172 и записывается в поле ад"45 реса программы управляющего слова за"пускаемого канала, так как на адресном входе 36-4 блока, 2 установленномер канала,Номер устройства и номер канала,Я с регистра 124 поступают на командно-запросный выход 53-3 блока 10,с которого заводятся на второй запросный вход 44-2 блока 6 и с .выхода45 блока 6 на адресный вход 36-4%.блока 2. Сигнал разрешения записиномера устройства с выхода, формирователя 144 поступает на третий выход .53-3 блока 10 и снего на управляю23 17щий вход 36-5 блока 2, С третьегоинформационного входа 36-3 блока 2номер устройства и номер канала через элементы И 169,58;169.70 и ИЛИ171,58-171,70 записьеаются в па"мять 172,Номер устройства с регистра 124команд поступает на управляющий вы"ход 53-1 блока 10 и далее на управляющий вход блока 1 синхронизацииобмена, где записывается в регистр103 номера устройства. Номер устройства сопровождается стробом с Формирователя 126, который вырабатываетсяпо сигналу с генератора 134 и кодуоперации второго типа с дешифратора128 логицеским умножением.Одновременно с записью адреса вбуферный регистр 8 в блоке 10 по сиг"налу с формирователя 144 взводитсятриггер 139 запроса, сигнал с которого через командно-запросный выход53-3 блока 1 О поступает на. первыйзапросный вход 58-1 блока 13 приоритета,В слуцае отсутствия более приоритетных запросов сигнал запроса с бло"ка 10 поступает на выход 59 блока 13и далее на установоцный вход 56-5:коммутатора 12 и на вход 54-2 запро"са блока 11, С выхода 57 коммутатора12 адрес поступает на информационнь 1 йвход 54-1 блока 11 и с информационного выхода 55-1 выдается в шину 26адреса данных, Одновременно на за"просном выходе 55-2 блока 11 появляется сигнал запроса, который выдается в шину 27,Работа блока 11 связи с памятьюпри выдаце адре:а ведется такне,как и при выполнении команды первоготипа "Адрес программы",Триггер 139 запроса сбрасывается по сигналу ответа, который с выхо"да 59 блока. 13 поступает на вход 52-7подтверждения блока 10, Временнаядиаграмма обработки команды "Начатьобмен" заканчивается, выдаца тактовыхимпульсов с генератора 134 прекращается, С Формирователя 144 выдаетсясигнал обнуления триггера 186,1, Сигнал обнуления образуется на формиро"вателе 144 .по отсутствию сигналов сгенератора 134 и коду операции с дшифратора 128. Сигнал обнуления сФормирователя 144 вместе с. нулевымномером канала, выработанным на Фор"мирователе 144 по тем же условиям, 24 оперативную память за косвенным словом по адресу из полученной команды,Выполнение команды "Начать обмен" с косвенностью состоит иэ двух Фаз. В первой фазе принимается первое слово команды, содержащее адрес косвенного слова команды, Обращение за косвенным словом выполняется так же, как и команда первого типа "Адрес программы", Из оперативной памяти по шине 21 на вход 46 буферного регистра 7 поступает косвенное слово, которое с выхода 47 буферного регист" ра 7 подается на второй информацион" ный вход 52-2 блока 10 управления. С второго информационного входа 52-2 косвенное слово записывается в регистр 124 через элементы И 118.1- 118,36 и ИЛИ 1201-120,36, открытые сигналом строба, сопровождающим косвенное слово. Косвенное слово,со 30 35 49. держит номер запускаемого канала,номер внешнего устройства и алресследующей команды. По номеру запускаемого канала в узле 9 запуска каналов взводится триггер 186, работы,Установка триггера 186, выполняется.так же, как и при выполнении команды"Начать обмен" без косвенности. Номер внешнего устройства с выхода регистра 124 поступает на управляющий 50 выход 53-1 блока 10 управления. Суправляющего выхода 53-1 номер поступает на управляющий третий вход30-3 блока 1.д синхронизации обмена,Для примера рассмотрим запуск блока1,1 синхронизации обмена,С управляющего входа 30-3 блока1.1 номер внешнего устройства записывается на регистр 103,1 что и сигнал обнуления, выдаютсяна установочный выход 53-4 блока 10и далее через установочныйвход 50 5узла 9 поступают на элемент И 183.1и дешифратор 181 соответственно, Сигнал с выхода дешифратора 181 поступает на второй вход элемента И 183.1и сбрасывает триггер 186.1, нулевойсигнал с которого поступает на управляющий выход 51 блока 9. С выхода51 сигнал поступает на установочныйвход 52-6 блока 10, где принимаетсяв формирователь 144 и блокирует выда чу сигнала обнуления и нулевого номера канала.В случае, если дешифрирована команда "Начать обмен" с косвенностью,необходимо произвести обращение .в опАдрес программы с регистра 124команд выдается на командно-запросный. выход 53-3 блока 10 и далее напервый командный вход 42-2 регистра 5. С выхода 43 регистра 5 адреспоступает на информационный вход48-2 буферного регистра 8 и с адресного выхода 49-1 буферного регистра8 на информационный вход 56-2 коммутатора 12, открытого по установочному входу 56-5 сигналом с выхода 59блока 13 приоритета, С выхода 57коммутатора адрес поступает на информационный вход 54-1 блока 11 ис информационного выхода 55-1 блока11 выдается на выходную шину 26 адреса данных, Одновременно с записьюадреса с регистра 5 в буферный регистр 8 взводится триггер 139 запроса, сигнал с которого через командно-запросный выход 53-3 блока 10 пос тупает на первый запросный вход 58-1блока 13, сигнал с выхода 59 которого поступает на блоки 12 и 11 на установоцный и запросный входы 56-5и 54-2 соответственно. Так же, как идля команды "Адрес программы", одновременно с выдачей на буферный регистр 8 адрес с выхода 43 регистра 5поступает на второй информационныйвход 40-2 узла 4 где инкрементируется, и с выхода 41 узла 4 поступаетна второй информационный вход 36-2блока 2. В блоке 2 адрес с второгоинформационного входа 36-2 черезэлементы И 169.1-169,20 и ИЛИ 171,1"171.20 записывается в память 172,Выработка всех управляющих сигналов при этом выполняется так же,как и для команды "Адрес программы".Следующей выполняемой командойявляется команда третьего типа "За"пись", Она поступает с выхода 47буферного регистра 7 церез второй информационный вход 52,-2 блока 10 управления и элементы И 118.1"118.36и 120,1-120,36 на регистр 124 команд, Команда третьего типа всегда скосвенностью, Код операции внешнегоустройства и управляющие признакииз регистра 124 команд заносятсяв управляющее слово запускаемого ка"нала, Номер канала из команды с ре"гистра 124 постугает на командно"за" .просный выход 53-3 блока 10 и далее:на второй запросный вход 44-2 блока6 приоритета. В блоке 6 номер .канала с второго запросного входа 44-2вателя 126 осуществляется запускблока 1,1 синхронизации обмена навыполнение операции ввода-вывода.Сигнал запуска на формирователе 126образуется из сигнала с выхода де 40 45 шифратора 128, указывающего на при"ем косвенного слова команды третьего типа, и сигнала с выхода генератора 134 логическим умножением.На этом временная диаграмма отработ" 50 ки команды третьего типа заканцива"етсяПо сигналу запуска с управляюще",го входа 30-3 блока 1,1, поступающему на формирователь 105, нацина"55 ется взаимодействие с внешним устройством,Формирователь 105 сигналов интерфейса представляет собой коибинациончерез элементы ИЛИ 151.1-151,4 пос- .тупает на выход 45 блока 6 приоритетаи с него на адресный вход 36"4 блока 2 где определяет номер управляющего слова, в которое производитсязапись.Адрес косвенного слова с регистра 124 передается. в блок 11 связис памятью через регистр 5, буферныйрегистр 8, коммутатор 12 так же,как и при выполнении обращения закосвенным словом команды "Начатьобмен" с косвенностью, С информационного выхода 55-1 блока 11 адрес .поступает на выходную шину 26 адреса данных, Одновременно с записью вуправляющее слово канала код операции внешнего устройства с регистра 20 124 поступает на управляющий выход53-1 блока 10 и с него на управляющий вход 30-3 блока 1.1 синхронизации обмена и далее на регистр 102,Косвенное слово с выхода 47 буферного регистра 7 поступает на второй.информационный вход 52-2 блока10 и через элементы И 118.1"118,36,и ИЛИ 120,1-120.36 записывается нарегистр 124., Косвенное слово содер" 30жит адрес данных - адрес начала массива обмена в оперативной памяти иразмер массива в байтах (количествобайтов). Адрес данных и количество.байтов записываются в управляющееслово запускаемого канала, так же,.35 как и номер внешнего устройства привыполнении команды "Начать обмен",.Одновременно с записью адресаданных и количества байтов в блок 2:сигналом запуска с.выхода формиросую схему из элементов И, ИЛИ, НЕ,на которой вырабатываются сигналыинтерфейса. На входы формирователя105 поступают сигналы от внешнего5устройства, код операции с регистра 102 кода операции и сигнал со схемы 104 сравнения адресов, Из этихсигналов в формирователе 105 в соответствии с известным алгоритмом фор Омируются сигналы установки и сбросатриггеров 1 Ь.1-11 Ь,Ь, с которыхсигналы интерфейса церез усилители 117.1-117.7 выдаются квнешнему устройству, На. Формирователе вырабатываются сигналы установки и сброса триггеров 116,1-116,6сигналов интерфейса РАБ-К, РВБ-К,ВБР"К, АДР-К, УПР-К, БЛ(-К,На Формирователе 105 также образуется признак состояния, поступающий церез усилитель 109.2 на управляющий выход 31"2 блока 1. и далее на вход 52-4 состояния блока 1 О.С входа 52-4 состояния признак состояния поступает на формирователь126,.Признак состояния является ло"гицеской суммой сигнала УПР-А с интерфейсного входа 30-2 блока 1,1сигнала несравнения адресов со схеслы 1:04, По включению питания сигналом с выхода формирователя 105 взводится триггер 116,1 РАБ-.К,Взаимодействие с внешним устройст"вом начинается с выполнения по-следовательности начальной выбор. 35ки, В Формирователе 105 вырабатывается сигнал установки триг"гера 116,4 АДР"К. По этому же сиг"налу на интерфейсный выход 31-3 блока 1.1 с регистра 103 через элементы фИ 112,1-112,9, ИЛИ 114,1"114,9 и уси"лители 117,8-117.17 выдается номервнешнего устройства. Затем с Формирователя 105 взводятся триггеры 116,2и 116,3 РВБ-(, ВБР-( и через усилители 1 17,2 и 117,3 состояния триггеров выдаются на интерфейсный выход,31-3 блока 1.1 и далее на выходнуюинтерФейсную шину 25,1По сигналуРАБ-А, поступающему по шине 20"1.на финтерфейсный вход 30-2 блока 1,1 идалее на Формирователь 105, на Формирователе вырабатывается сигнал обнуления триггера 116.4, На интерфейс".,ный вход 30-2 с шины 20"1 поступает Ыномер внешнего устройства, которыйс входа 30-2 поступает на схему 104сравнения адресов, на другие входы 9 28которой с регистра 103 поступаетномер устройства. В случае совпадения номеров сигнал на выходе схемы104 равен нулю и начальная выборкапродолжается, В противномслучаеона прекращается. В оперативнуюпамять записывается слово состояниязапущенного канала. По .сигналу свыхода схемы 104 через элемент ИЛИ 88взводится триггер 89 запроса, сигналс которого через усилитель 109.1 поступает на информационный выход 31-1блока 1.1 синхронизации обмена и снего через первый вход 44-1 запросаблока 6 приоритета на элемент И148,1,Если блок 10 управления не занятотработкой текущего запроса, то сигнал на выходе элемента ИЛИ 135 равеннулю, Этот нулевой сигнал с командно-запросного выхода 53"3 блока 10поступает на второй вход 44-2 запросаблока 6 и через инвертор 147,1 разрешает прохождение запроса блока 1.1через элемент И 148.1. Сигнал с выхода элемента И 148,1 поступает навыход 45 блока 6 и далее на вход30-4 подтверждения блока 1.1. Сигнал входа 30-4 подтверждения посту"пает на вход управления третьим сос-тоянием буферных усилителей 109.2109.11 и на вход установки в "0"триггера 89 запроса. На вход усилителей поступает аварийный байт состо"яния из всех единиц с выходов элементов ИЛИ 115,1-115,9, на входыкоторых подается сигнал с выхода схемы .104 сравнения. Байт состояния свыхода буферных усилителей 109.3109,11 поступает на второй выход31-2 блока 1.1 и далее .на вход 52-4 .состояния блока 10, С входа 52-4 состояния байт состояния поступает надешифратор 125. Признак состоянияпоступает на формирователь 144,Аварийный байт состояния дешифрируется на дешифраторе 125. Сигнал с выхода дешифратора 125 поступает на входы Формирователей 126 и 144,Одновременно с байтом состояния навход 52"4 состояния блока 10 поступает запрос, по которому через эле"мент ИЛИ 130 запускается генератор134 и открываются элементы И 132;1132,9, на вторые входы которых пос-.тупают сигналы с первого информационного входа 52"1 блока 10. На этотвход с регистра 3 поступают поля уп29 1равляющих сигналов и номера каналаиз управляющего слова работающегоканала через элементы ИЛИ 133.133,9; они поступают в Формирователь144, Считывание управляющего словас блока 2 памяти выполняется в соответствии с номером канала поступающим на адресный вход 36-4 блока 2,Номер канала выдается с выхода 45блока 6 приоритета, где он образуется на шифраторе 149 по сигналузапросов, блока 1,1 с выхода элемента И 148.1,Номер канала с выхода шифраторачерез элемент .ИЛИ 151 1-151,4. поступает на выход 45 блока 6 и далее наадресный вход 36-4 блока 2.При получении аварийного байтасостояния дальнейшее взаимодействиес внешним устройством прекращается.. На Формирователе 126 по сигналу сдешифратора 125 вырабатывается сигнал отключения, который выдается науправляющий выход 53-1 блока 10 и.далее на управляющий вход 30-3 блока 1.1.,.В блоке 1,1 сигнал отключенияпоступает, на Формирователь,105 и инициирует последовательность отключе"ния от внешнего устройства; триггеры16, 1 -. 116,3 сбрасываются,В оперативную память заяисываетсяслово состояния запущенного канала,которое содержит аварийный байт состояния, адрес программы и признакпрерывания. Слово состояния записывается по адресу, равному номеруканала. Остальные разряды адреса до"полняются нулями, Адрес Формируетсяиз номера канала, хранящегося в уп"равляющем слове запущенного канала,Номер канала поступает на адресныйвход 48"1 буферного регистра 8 .свыхода 39 регистра 3. Слово состоя"ния канала формируется в буферном:регистре 8;и содержит адрес программы из управляющего слова канала ибайт состояния. Адрес программы пою" "тупает на адресный вход 48-1 буферного регистра 8 с выхода 39 регистра 3,байт состояния поступает на информационный вход 48-2 буферногорегистра 8с выхода 43 регистра 5. На информационный вход 42-2 регистра 5 байт состо: яния поступает с командно-запросноговыхода 53"3 блока 10. На этот выходбайт состояния попадает с первогоинформационного входа 52-1 блока 1 О,735859 30По признаку состояния и сигналу а1 дешифратора 125 в формирователе 144образуется сигнал, устанавливающийтриггер 137 прерывания и триггер 139 ,запроса, Запрос через командно-запросный выход 53"3 блока 10 поступает на первый вход 58"1 запроса блока 13, Сигнал с выхода блока 13 пос 1 О тупает на установочный вход коммутатора 12 и вход запроса блока 11связи с памятью, Сигнал прерывания стриггера 138 поступает на,выход 53-2запроса. блока 10 и далее через выход- .ную шину 28 в регистр прерыванийцентрального процессора, Сигнал сформирователя 144, устанавливающийтриггер 137, поступает на установоч"ный выход 53-4 блока 10 и далее на.20 установочный вход 50 узла 9. Одновременно с этим сигналом в узел 9 выдается номер работающего канала.Номер канала поступает на дешифратор 181, сигнал с выхода которого25 открывает элементы И 183.2 и 184,2,на вторые входы которых поступаетсигнал установки.триггера 137 с вхо-да 50 узла 9, По сигналаи с выходовэлементов И. 183,2 и 184,2 сбрасывает.30ся триггер 186,2 работы канала ивзводится триггер 87,2 прерыванияканала, Сигналыс выходов тригге"ров 186,2 и 187.2 .через выход 51узла 9 поступают на вход 52-6 блока 10 и далее в Формирователь 144,35 где образуются сигналы сброса триг"геров 137 и 139, Триггеры 137 и 139сбрасываются, сдвиг генератора 13"прекращается, отработка аварийногобайта состояния заканчивается.4 Начальная выборка при сравненииномеров внешних устройств продолжается выдачей кода операции с регист;ра 102 кода операции блока 1,1 черезэлементы И 111. 1-111.9, открытые45 сигналом с выхода Формирователя 105через триггеры 116, через элементы:117.1.7 на третий выход 31"З.блока1.1. Код операЦИИ сопровождается50 сигналом УПР-К с усилителя 117,5, накоторый он поступает с триггера1.16,5, установленного сигналом с вы-.хода формирователя 105. 8. ответ накод операции на йнтерфейсный вход.55 30-2 блока 1.1 от внешнего устрой".ства поступает байт состояния, кото"рый записывается на регистр 107. бай". та состояния по сигналу УПР-,4, По сигналу УПР-А на формирователе 105 вырабатывается признак состояния, который поступает на элемент ИЛИ 88 и устанавливает триггер 89 запроса. Запрос через усилитель 109, поступает на информационный выход 31-1 блока 1,1 и далее в блок 6 приоритета. Запрос по байту состояния внешнего устройства отрабатывается так же, как и запрос по несравнению номеров .устройства. Если байт состояния, поступивший на дешифратор 125 байта состояния, не нулевой, то обмен с устройством заканцивается, слово состояния канала записывается в оперативную память, а в блоке 1,1 выполняется отключение от интерфейса.Если байт состояния равен нулю, то по сигналу с дешифратора 125 в формирователе 126 вырабатывается сиг" нал продолжения операции ввода-вывода и выдается на управляющий выход 53-1 блока 10, с которого поступает на управляющий вход 30-3 блока 1,1, Сигнал с управляющего входа поступает на Формирователь 105 и вызывает продолжение операции обмена, Одно- временно с блока 2 памяти с выхода 37 на регистр 3 считывается управляющее слово канала так же, как и при отработке аварийного байта состояния, . С регистра 3 номер канала и управляющие признаки через первый информационный вход 52-1 блока 10 и элементы И 132,1-132.9 и ИЛИ 133.1- 133,9 поступают в формирователь 144, Адрес данных с регистра 3 с выхода 39 поступает на адресный вход 48-1 буферного регистра 8 и первый информационный вход 40-1 узла 4,С входа 40-1 узла 4 адрес данных церез элементы И 173,1-173,20 и ИЛИ 177.1-177,20 поступает на сумматор 180, где инкрементируется на. единицу, С выхода сумматора 180 адрес данных заносится в УСК через элементы И 169.21-169,41 и ИЛИ 171,21- 171,41, Сигналы, открывающие элементы И 173 и ИЛИ 171, и инкремент, поступают с командно-запросного выхода 53-3 блока 10, где они вырабатываются на формирователе 144, После того, как адрес данных модифициро" ван и записан в память. 172, модифицируется поле КБ, размер массива уменьшается на 4, Размер массива с регистра 3 через элементы И 175,1- 175,12.и ИЛИ 177.1-177,12 поступа 5859 32ет на сумматор 180, на второй входкоторого с входа 40"3 модификации узла 4 поступает код четырех с команд 5но-запросного выхода 53-3 блока 1 Оуправления, где вырабатывается вформирователе 144,Код четырех выдается также на управляющий выход 53-1 блока О управления и поступает на управляющий вход блока 1.1 синхронизации обмена, где записывается в счетчик 82 Размер массива, уменьшенный на четыре,О с выхода сумматора 180 поступает На второй информационный вход 36-2 блока 2. Через элементы И 169.41-169,52 и ИЛИ 171,41 - 171,52 размер массива заносится в память 172,Одновременно размер массива поступает на элемент ИЛИ 178, Если массив исчерпан, то сигнал на выходе элемента ИЛИ 178 равен нулю. Этот сигнал инвертируется на элементе НЕ 179 и записывается в управляющее слово канала в поле признака "Конец обмена". При следующем запросе блока 1.1 синхронизации обмена этот признак будет выдан в блок 1,1 на формирователь 105, где по нему будет сформирована последовательность окончания.Одновременно с модификацией адреса данных, предыдущее значение адреса с адресного выхода 49-1 буферного регистра 8 поступает на первый адресный вход 56-1 коммутатора 12, Вблоке 10 управления взводится триглом устанавливается триггер 142 занятости регистра 140 номера канала,Сигнал с прямого выхода триггера .142 занятости поступает на элементы И 143,1-143,4, на вторые входы которых поступают сигналы с выхода дешифратора 141 номера канала, связанного с выходом регистра 140, Ин" гер 139 запроса, который через блок13 приоритета поступает на вход 56-5коммутатора 12 и в блок 11 связи с,памятью на вход 54-2, Одновременно с 4 взведением триггера 139 запроса номерканала, поступающий в блок 10 управления с регистра 3 с выходов элементов ИЛИ 133,6-133,9, записывается в буферный регистр 140 номера каф нала через элементы И 145,1-145,4и ИЛИ 146,1 - 146,4, Элементы И 145,1145.4 открыты сигналом с входа 52-7подтверждения блока 10, на которыйсигнал поступает с выхода 59 подф тверждения блока 13, Этим же сигна173версный выход триггера 142 блокирует запуск генератора 134 и прием кода в регистр 124 команды сигналом свыхода элемента И 123, так как с буферного регистра 7 поступает не команда, а слово данных для блока 1,1синхронизации обмена, Строб, сопровождающий слово данных с второговхода блока 10 управления, поступает на третьи входы элементов И143.1-143.15. На выходе элемента И143. 1, открытого сигналом с. выходадешифратора 141, появляется сигнал,строба, который с управляющего выхода 53-1 блока 10 поступает в блок1,1 синхронизации обмена, выдавшийзапрос с байтом состояния, на управляющий вход 30-3, Строб сопровож дает слово данных с выхода 47 буферного регистра 7. В блоке 11 синхронизации обмена слово с информационного входа 30-1 блока записываетсяв регистр 106 по стробу, сопровождающему слово, поступающему на входуправления записью регистра 106приема.Одновременно через элемент ИЛИ ,83 взводится триггер 84 наличия ин.- формации на регистре приема. Выходтриггера 84 через элемент И 85, открытый .сигналом с инверсного выходатриггера 92, стробирует перепись слова данных с регистра 106 приема нарегистр 108 выдачи. Байт данных срегистра 108 через элементы И 113, 1113,9 и ИЛИ 114,1-114,9 и усилители117,8-117,17 поступает на интерфейсный выход 31-3 блока 1,1 и с него нашину 25-1, Сигнал с выхода элементаИ 85 взводит триггер 92 наличия информации на регистре 108, сигнал синверсного выхода которого закрываетэлемент И 85. Сигналом с триггера 92через элемент И 99, открытый сигналом ИНФ-,А с интерфейсного входа 30"2 блока 1.1 и кодом операции "Запись"с регистра 102. через элемент ИЛИ 95,взводится триггер 96 ИНФ-К, СигналИНФ-К через усилитель 117,7 выда"ется на интерфейсный выход, 31"3блока 1.1 и далее на внешнее уст"ройство по шине 25-1, Сигналом свыхода элемента И 101, на вход которого поступает сигнал ИНФ-А с интер"фейсного входа 30-2 блока 1, 1 и сигнал с инверсного выхода триггера 96,осуществляется сдвиг счетчика 82 исдвиг регистра 108 выдачи через эле 5;59- 34мент И 97, выход которого соединен свходом сдвига регистра 108 выдачи,На выходные усилители 117.8-17,17через элементы И 13. 1-13.9 и ИЛИ114,1-14,9 выдается новый байт данных с регистра 108 выдачи, Выдачабайтов данных продолжается до техпор, пока на выходе счетчика 8210не появится сигнал, указывающий,:что на счетчике 82 нулевое значение.Этот сигнал через элементы И 90 иИЛИ 91 сбрасывает триггер 92, Регистр 108 выдачи свободен для прие 15 ма нового слова данных., котороенаходится на регистре 106 приема,Как только первое слово данных переписывается из регистра 106 приема нарегистр 108 выдачи и триггер 84 сбрасывается сигналом с выхода. элементаИ 85, взводится триггер 89 запросасигналом с инверсного выхода триггера 84 через элементы И 86 и ИЛИ 88.Сигнал запроса с информационноговыхода 31-1 блока 1.1 поступает напервый вход 44-1 запроса блока 6,,По сигналу с выхода 45 блока 6 сблока 1,1 с управляющего выхода 31-2в блок 10 выдается запрос с нулевымпризнаком состояния.В блоке 6 по,этому запросу Формируется номер канала, по которому сблока 2 на регистр 3 считывается управляющее слово запускаемого канала.По адресу данных с регистра 3 через35 буферный регистр 8, коммутатор 12 иблок 11 производится обращение в оперативную память по шине 26 так же,как и при отработке запроса с нулевым байтом состояния, Слово данных40 с буферного регистра 7 записываетсяв регистр 106 блока 1,1 через информационные выход и вход 47 и 30-1соответственно,Первое слово данных с регистра106 приема переписывается на регистр108 выдачи, в счетчике 82 восстанавливается исходное значение. Операция записи продолжается; По освобож 5 р дению регистра 106 в блок 6 приоритета выдается очередной запрос данных, Обмен продолжается до тех нор,пока не исчерпывается размер массива.При исчерпании массива все разряды 55 поля количества байтов становятсянулевыми и на выходе элемента НЕ 179появляется сигнал, который записы"вается в управляющее слово канала вн35При очередном обращении за дан"ными этот признак выдается в блок.1 синхронизации обмена, где поступает в формирователь 105. Ло этому признаку во внешнее устройствовыдается сигнал УПР-К с триггера116,5 церез усилитель 117.5 и выход31-3, Обмен данными заканчивается ивнешнее устройство передает в блок1.1 синхронизации обмена конечныйбайт состояния, который записывается в регистр 107 интерфейсного входа 30-2 блока 1,1, С блока 1.1 син"хронизации обмена в блок 6 выдаетсязапрос, который отрабатывается аналогично запросу с нулевым байтом состоянияВ блок 1,1 синхронизации обменав ответ на конечный байт с блока 10с управляющего выхода 53-1 поступает сигнал отклюцения, который вырабатывается на Формирователе 126, Посигналу отключения в блоке 1,1 иници"ируется последовательность оконцания,После успешного завершения командытретьего типа при отработке запросас конечным байтом состояния в блоке10 управления формируется запрос заследующей командой. Адрес программыс. регистра 3 через буферный регистр8, коммутатор 12 и блок 11 связи спамятью поступает на шину 26 адресаданных и далее в оперативную память,По адресу сцитывается команда второ"го типа "Остановить обмен", Это команда без косвенности, по ней сбрасывается триггер 186.2 работы запущенного. канала, Если в команде присутствует признак программно-управляемого прерывания, то после Окончания выполнения команды в оперативную память будет записано слово сос,тояния канала и в центральный процессор выдается прерывание с триггера 137.Выделенные селекторные каналы14.1-14,п содержат, кроме блоков15,1-15,п синхронизации обмена, блок16,1 управления каналом, счетчики17.1-17.п и 18,1-18,п адреса и количества байтов соответственно и буферные усилители 19,1-19,п,Работа выделенного канала покомандам первого и второго типов происходит так же, как и для остальныхканалов. Однако адрес данных и количество байтов с регистра 124 командзаписываются не в управляющее слово 73585 Р 36канала в памяти 172, а в счетчики17 и 18, Рапись адреса данных и ко личества байтов в счетчики 17 и 185производится при отработке косвенного слова команды третьего типа. Ад-рес данных и количество байтов, по"ступившие на регистр 5 ввода с блока10 управления с регистра 124, с выО хода 43 регистра 5 поступают навход 60-1 селекторного канала 14,1 ис командного входа 60-1 на входы77-2 и 78-2 сцетчиков 17 и 18, Прием адреса данных и колицества байтовв счетчики 17.1 и 18,1 производитсяпо сигналу строба записи, поступаю-,щему на входы 77-1 и 78-1 счетчиков17 и 18 с,входа 65-1 строба.Строб записи на стробирующий вход65- поступает с командно-запросного выхода 53-3 блока 10, где он образуется на формирователе 144 из но"мера канала и сигнала генератора 134логическим умножением, Счетчик 18считает на уменьшение, а сцетцик 17 на увеличение,Блоки 15, 1-15.п синхронизации обмена каналов 14,1-4.п аналогичныблокам 1,1-1.в, однако буферные усилители 10.1-110,37 и 109,2-109,11находятся постоянно в открытом сос"тоянии. Управление выдачей данных вкоммутатор 12, на регистр 5 ввода ив блок 1 О управления осуществляетсяв блоке 16 развязки. При отработкер 5 запроса с байтом состояния запросс управляющего выхода 74-2 блока,15 поступает на управляющий вход75-2 блока 1 б и через элементИ 161, открытый сигналом состояния,40 с управляющего входа 75-2 поступаетв блок 6 приоритета, По сигналу ответа, поступающему с выхода 45 блока 6на вход 61 подтверждения канала 14,1и далее на первый вход 75-3 под 4 тверждения блока 16, открываются буферные усилители 158, 1-158, 11 и байтсостояния с признаком состояния изапрос выдаются с выхода 76- состояния блока 16 на выход 70 канала 14,1Я и далее на вход 52-4 блока 10. Сигналответа через элемент ИЛИ 167 посту-.пает на выход. 76-6;подтвержденияблока 16 и далее на вход 73-4 подтверждения блока 15, где обнуляет триггер 89 запроса. В остальном отработка байта состояния вы"полняется так же, как и в остальныхканалах.При отработке запроса данных элемент И 161 закрыт отсутствием сигналд состояния с управляющего входа 75-2 блока 16, элемент И 162 открыт сигналом с инвертора 163, и запрос с выхода элемента И 162 выдается на вход 76-4 запроса блока 16 и через выход 69 запросаканала 14.1 поступает на второй вход 58-2 запроса блока 13. При этом обращения в блок 10 управления не происолит,.. По запросу в блоке 13 вырабатывается сигнал ответа, который с выхода 59 блока 13 через второй вход 66 под" тверждения канала 14,1 поступает на второй вход 75-4 подтверждения блока 16, где открывает буферные усилители 160,1-160,36 и 19. Через усилители 160,1-160,36 на коммутатор 12 поступает слово данных при записи в оперативную память, церез усилители 19, в коммутатор 12 поступает адрес данных со счетчика 17 адреса, Сигнал с выхода 59 блока 13, поступающий на второй вход 75-4 подтверждения блока 16 через элемент ИЛИ 167, выдается на выход 76-.6 подтверждения блока 16 и далее на вход 73-4 подтверждения блока 15, где обнуляет триггер 89,После того, как.триггер 89 сбрасывается, сигнал ответа с блока 13 приоритета становится равным нулю, формируется задний фронт сигнала ответа длительностью один такт синхронизации на элемент И 165, на вход которого поступает инвертированный сигнал ответа с элемента НЕ 164 и задержанный сигнал ответа с выхода 0-триггера 166, По заднему фронту ответа происходит сдвиг сцетциков 17 и 18 адреса и количества байтов,Размер массива, хранящийся в счетчике 18, задан в словах. Когда массив полностью исцерпан, значениесчетчика 18 становится равным нулю,на выходе 79 оконцания счета появляется сигнал, аналогичный сигналу"Конец обмена".с выхода элементаНЕ 179, Сигнал оконцания счета свыхода 79 счетчика 18 церез управляющий вход 73-3 блока 15 синхронизации обмена поступает на формирователь 105 и инициирует выполнение последовательности окончания,Запрос с конечным байтом состояния отрабатывается так же, каК идля обычных каналов,Блок 15 синхронизации обмена формирует все последовательности для селекторного канала, в том цисле отрабатывается режим "Внимание", Приотработке этого режима формируетсязапрос по состоянию, который выполняется так же, как.и запрос с конецным байтом состояния. В дополнение10к этому формируется слово состоянияканала, к которому происходит обращение. В это слово заносится принятый байт состояния и номер активного устройства.Устройство для управлеНия вводом 15выводом обеспечивает взаимодеиствиес внешними устройствами, имеющимивысокий темп обмена за счет введения выделенных селекторных каналов.20 Пройускная способность выделенныхканалов существенно увеличиваетсяпо сравйению с остальными каналамиустройства за счет организации непосредственного обращения с бло 25 ков синхронизации обмена этих каналов в узел связи с памятью, минуя блок управления, имеющий большоевремя обслуживания запросов. Вместес тем для выполнения команд первого30и второго типов, анализа байтов состояния используется общее оборудование устройства в блоке управления,так как эти действия не являютсякритичными по времени отработки,35 Предложенное решение являетсяэффективным, более цем в 2 раза посравнению с прототипом увеличиваетпропускную способность каналов и сохраняет для выделенных селек 1 орных40 каналов все возможности по гибкомупрограммированию обменов с внешними.устройствами,Применение устройства в составевычислительной машины позволяет су 4 щественно увеличить объем .внешнейпамяти за счет подключения магнитныхдисков большой емкости, имеющих высокий темп обмена,.сохранив при этомто же программное обеспецение благо,".5 О даря полной совместимости .выделенныхи .обычных каналов устройства.формула изобретения55 Устройство для управления вводом"выводом, содержащее а блоков синхро,низации обмена, блок памяти, исполнительный регистр, узел модиФикаций,17358Наиболее близким к изобретению потехнической сущности является устройство для управления вводом-вьеодом,содержащее три блока синхронизацииобмена, блок памяти, исполнительныйрегистр, узел модификации, регистрввода, первый блок приоритета, первый и второй буферы, узел запуска,блок управления, блок связи с памятью, входные и выходные интерфейсныешины, входные шины данных, шину строба, шину команды, выходные шины адреса-данных, шины запросов в оперативную память и шины запросов вцентральный процессор, информацион-ные входы блоков синхронизации обме,на соединены с информационным: выходомпервого буфера, интерфейсные входыблоков синхронизации обмена являют"ся входными интерфейсными винами,информационные выходы блоков синхронизации обмена соединены с информационным входом регистра ввода ивходом запросов первого блока прио"ритета, управляющие выходы блоковсинхронизации обмена соединены с вхо.дом состояния блока управления, ин"терфейсные выходы блоков синхронизации обмена соединены с выходными интерфейсными шинами, третьи информационные входы блока памяти и вторые информационные входы узла модификации подключены к выходу регист:ра ввода, выход первого блока приоритета подключен к управляющему входу 35.регистра ввода, адресному входу блока,"памяти и входу подтверждения блоковсинхронизации обмена, информационныйвыход блока памяти соединен с первыминформационным входом исполнительного регистра, выход которого соеди"нен с первыми информационными входами блока памяти и узла модификации, выход которого подклюцен к вто"рому информационному входу блока 43памяти,.первый управляющий выход блока управления соединен с управляющи"ми входами первого, второго и треть",его блоков синхронизации обмена, выход запросов блока управления явля" 50ется выходной шиной запроса в цент"ральный процессор, командно"запрос"ный выход блока управления соединен свторым входом запроса первогоблока приоритета, первым командным 55входом регистра ввода, установочныйвыход блока управления подключен кустановочному входу узла запуска ка 9налов, управляющий выход которогоподключен к установочному входу бло"ка управления, второй информационный вход которого и второй командный вход регистра ввода соединены синформационным выходом первого буфе;ра, информационный выход которого со"единен с входной шиной данных, вход,ная шина строба от центрального процессора соединена с входом стробирования блоив управления, а входнаяшина команды " с командным входомблока управления, информационный выход блока связи с памятью соединен свыходной шиной адреса-данных, выходзапроса блока связи с памятью подключен к шине запроса в оперативную память,Однако в известном устройстве модификация адресов и данных при пере"даче информации с внешних устройствв оперативную память выполняется вузле модификации, который являетсяобщим для всех каналов и используется в разделении времени. При эффективном использовании оборудованияэто не позволяет обслуживать внешниеустройства с высокой скоростью обме"на, например накопители на магнитных .дисках емкостью 100, 200 и 317 Мбайт,Цель изобретения - повышение быстродействия устройства для управления вводом-выводом,Поставленная цель достигается тем,цто в устройство, содержащее ш блоков синхронизации обмена, блок памяти, исполнительный регистр, узелмодификации, регистр ввода, первыйблок приоритета, первый и второй бу"ферыузел запуска каналов, блок управления, блок связи с памятью, вход"ные и выходные интерфейсные шины,входные шины данных, шины строба отцентрального процессора, шины команды, выходные шины адреса"данных,шину запросов в. оперативную памятьи шину запросов в центральный процессор, информационные входы блоковсинхронизации обмена соединены синформационным выходом первого Яу"Фера, интерфейсные входы блоков син-хронизации обмана соединены с входными интерфейсными шинами, информа"ционные выходы блоков синхронизацииобмена соединены с информационнымвходом регистра ввода и входом запросов первого блока приоритета, уп39 173 регистр ввода, первый блок приоритета, первый и второй буферные регистры, узел запуска каналов, блок управления, блок связи с памятью, информационные. входы блоков синхронизации обмена соединены с выходом первого буферного регистра, интерфейсные входы блоков синхронизации обмена соединены с входными интерФейсными шинами устройства, информационные выходы блоков синхронизации обмена соединены с информационным входом регистра ввода и первым входом запросов первого блока приоритета управляющие выходы блоков синхронизации обмена соединены с входом состояния блока управления, интерфейсные выходыблоков синхронизации обмена соединены с выходными интерфейсными шинами устройства, первый информационный вхор блока памяти и первый информационный вход узла модификации подключены к выходу регистра ввода, выход первого блока приоритета подключен к управляющему входу регистра ввода, адресному входу блока памяти и входам подтверждения блоков синхронизации обмена, выход блока памяти соединен с информационным входом исполнительного регистра, выход которого соединен с вторыми информационными входами блока памяти и узла модификации, выход которого подключен к третьему информационному входу блока памяти, первый выход блока управления соединен с управляющи-. ми входами блоков синхронизации обмена, второй выход блока управления является выходной шиной запроса в центральный процессор устройства, третий выход блока управления соединен с вторым входом запросов пер,вого блока приоритета, первым командным входом регистра ввода, четвертый выход блока управления подключен к установочному входу узла запуска каналов, выход которого сое" динен с установочным входом блока управления, первый информационный вход которого и второй .командный вход регистра ввода соединены с выходом первого буферного .регистра, информационный вход которого подключен к входной шине данных устройства, входная шина строба от центрального процессора устройства соединена свходом стробирования блока управления входная шина команды устройст 5859 0ва подключена к командному входу бло-,ка управления, информационный выходблока связи с памятью соединен с выходной шиной адреса данных устройства, выход запроса блока связи с памятью соединен с шиной запроса воперативную память. устройства, о тл и ч а ю щ е е с я тем, что, сцелью повышения быстродействия, введены коммутатор памяти, второй блокприоритета и п селекторных каналов,причем адресный вход второго буферного регистра подключен к выходуисполнительного регистра, информационный вход - к выходу регистраввода, адресный и информационный выходы второго буферного регистра соединены с первыми адресным и информащ ционным входами коммутатора памяти,к вторым информационному и адресномувходам которого подключены адресные и информационные выходы п селекторных каналов соответственно, куправляющему входу коммутатора памяти и к входу запроса блока связис памятью подключен выход второгоблока приоритета, выход коммутаторапамяти соединен с информационнымвходом блока связи с памятью, первыйвход запроса второго блока приоритета, управляющий вход исполнительногорегистра, вход модификации узла модификации и управляющий вход блокапамяти соединены с третьим выходом З 5 блока управления, второй вход запро.сов второго блока приоритета подключен к выходам запросов п селекторных каналов, выходы запроса состояния которых соединены с информационным входом регистра ввода и первымвходом запросов первого блока приоритета, выходы состояний селекторных каналов подключены к входу состояния блока управления, вход под-ф 5 тверждения и второй информационныйвход которого соединены с выхоромвторого блока приоритета и исполнительного регистра, командные входыи селекторных каналов соединены с .50 выходом регистра ввода, первый ивторой входы подтверждения п селекторных каналов подключены соответственно к выходам первого и второго блоков приоритета, информацион ные входы и селекторных каналов соединены с выходом первого буферногорегистра, первый и второй управляющие входы п селекторных каналов под-,Ф10.1 001. 1 0О,14 0 0 1 0 .й1ГЕ 15 0 0 ОУеОЯ0016 О О О1 О 11ЕООвеаг еа 70 0 01 О0 0 ф О О 0 173 ключены к первому и третьему выходам блока управления, интерфейсные входы и вьходы и селекторных каналов соеди" нены с входными и выходными интерфейсными шинами устройства, при этом, . каждый селекторный канал содержит блок синхронизации обмена, блок раз" вязки, счетчик адреса, счетчик количества байтов, буферный усилитель, при этом в селекторном канале ин-.Формационный вход блока синхронизации обмена соединен с информационным вхо.- дом селекторного канала, интерфейсный вход блока синхронизации обмена подключен к интерфейсному входу селекторного канала, управляющий вход блока синхронизации - к,первому управляющему входу селекторного канала, вход подтверждения блока синхронизации обмена соединен с выходом под. тверждения блока развязки, информационный и управляющий выходы блока синхронизации обмена соединены соот" ветственно с информационным и управ" ляющим входами блока развязки, первый вход подтверждения которого подключен к первому входу подтверждения се" 5 Р 59 й 2ъекторного канала, второй вход подтверждения блока развязки соединен свторым входом подтверждения селекторного канала, выходы состояния, запроса состояния, информационный выход ивыход запроса блока развязки соедине,"ны с одноименными выходами селектор"ного канала соответственно, выход1 О сдвига блока развязки подключен квходам сдвига счетчика адреса и счетчика количества байтов, информационные входы которых соединены с вторымуправляющим входом-селекторного канала к командному входу которогоподключены управляющие. входы счетчикаадреса и счетчика количества байтов,выход счетчика адреса соединен с информационным входом буферного усилир теля, управляющий вход которого соединен с вторым входом подтвержденияселекторного канала, выход буферного усилителя подключен к адресномувыходу селекторного канала, выходсчетчика количества байтов соединенс управляющим входом блока синхро"1735 равляющие выходы блоков синхронизации обмена соединены с входом состояния блока управления, интерфейсные выходы блоков синхронизации обмена соединены с выходными интерфейсными5шинами, третьи информационные входы блоков памяти и вторые информационные входы узла модификации подключены к выходу регистра ввода, выход первого блока приоритета подключен к управляющему входу регистра ввода, адресному входу блока памяти и входу, подтверждения блоков синхронизации обмена, информационный выход блокапамяти соединен с первым информа" ционным входом исполнительного регистра, выход которого соединен с первыми информационными входами бло-.ка памяти и узла модификации, выход которого подключен к второму информационному входу блока памяти, первый управляющий выход блока управления соединен с управляющими входамихрониэации обмена вы%О запроса блока управления соединен с выходной шиной запроса в центральный процессор, командно-запросный выход блока управления соединен с вторым входом запроса первого блока приоритета, первым командным входом регистра ввода, установочный выход блока управления подключен,к установочному входу узла запуска каналов, управляющий выход которого соединен с установочным входом блока 35 управления, второй информационный вход которого и Второй командный вход регистра ввода соединены с информа-. ционным выходом первого буфера, информационный Вход котОрого подклю чен к входной шине данньх, входная шина строба от центрального процессора соединена с входом стробирования блока управления, а входная шина команды. подключена к командному вхо .ду блока управления, информационный выход блока связи с памятью соединен с выходной шиной адреса"данных, выход запроса блока связи с памятью соединен с шиной запроса в опе" 50 ративную память, введены коммутатор памяти, второй блок приоритета и и селекторных каналов с и входными и и выходными интерфейсными шинами,причем адресный вход второго буфера 1. 53 подключен к выходу исполнительного регистра, информационный вход " к вы, ходу регистра ввода, адресный и ин" 59формационный выходы второго буфера соединены с первыми адресными и информационными входами коммутатора. памяти, к вторым информационному и , адресному входам которого подклю" чены адресные и информационные выходы и селекторных каналов соответ" ственно, к установочному входу коммутатора памяти и к второму входу запроса блока связи с памятью под" ключен выход подтверждения второгоблока приоритета, а выход коммутатора памяти соединен с информационным входом блока связи .с памятью, первый вход запроса второго блока приоритета, второй информационный вход исполнительного регистра, вход модификации узла модификации и уп,равляющий вход .блока памяти соединены с командно-запросным выходом блока управления; а второй вход запросов второго блока приоритета подключен к третьим выходам запросов и селекторных каналов, информационные с запросом выходы которых соединены с информационным входом регистра ввода и первым входом запросов первого блока приоритета, выходы состояний и селекторных каналов подключены к входу .состояния блока уп" равления, вход подтверждения соеди" нен с выходом подтверждения второго блока приоритета, командные. входы и селекторных каналов .соединены с вы"ходом регистра ввода, входы подтверждения.п селекторных каналов подключены к выходу первого блока приоритета, информационные входы и селекторных каналов соединены с выходом первого буфера, управляющие входы и селекторных каналов подключены к управляющему выходу блока управления интерфейсные входы и выходы и селекторных каналов соединены с входнымии выходными интерфейсными шинами, приэтом каждый селекторный канал содер" жит дополнительный блок синхронизации обмена, блок развязки, счетчик адреса, счетчик количества байтов, буферный усилитель, при этом информационный вход дополнительного блокасинхронизации обмена соединен с ин" формационным входом селекторного ка" нала, интерфейсный вход дополнитель" ного блока синхронизации обмена подключен к интерфейсному входу селекторного канала, управляющий вход до"полнительного блока синхронизации -.. Гагарина, 101 Производственно-издательский комбинат 1 Патент", г. Уагоро ставите хред М. каз 1817 Тираж НИИПИ Государственного комитета по изоб 113035, Москва,. Ж"35, Ра7к управляющему входу селекторногоканала, вход подтверждения дополни"тельного блока синхронизации:обменасоединен с выходом подтверждения блка управления каналом, информацион"ный и управляющий выходы дополнителного блока синхронизации обмена соединены соответственно с информационным и управляющим входами блока развязки, первый вход подтверждения которого.подключен к первому входуподтверждения селекторного канала,второй вход подтверждения блока развязки соединен с вторым входом подтверждения селекторного канала,. выхды состояния, информационный с запросом, информационный и запроса блка развязки соединены с одноименны"ми выходами селекторного канала сооветственно, выход сдвига блока развки подключен к входам сдвига счетцика адреса и сцетцика количества бай. тов, информационные входы которыхсоединены со стробирующим входомселекторного канала, к командномувходу которого подключены управляю"щие входы счетчика адреса и счетцка колицества байтов, выход сцетцикадреса соединен с адресным входомбуферного усилителя, вход подтверждения которого соединен с вторымвходом подтверждения селекторногоканала, а выход буферного усилите"ля подключен к адресному выходу селекторного канала, выход сцетцикаколицества байтов соединен с уп"равляющим входом дополнительного блка синхронизации обмена,Второй блок приоритета, коммута"тор памяти и и селекторных каналовкаждый состоит из блока синхронизации обмена., коммутатора данных, блока управления каналом, регистра адреса, регистра колицества байтов,узла модификации адреса, узла моди"Фикации .колицества байтов и блокаанализа количества байтов,Введение этих блоков в указаннойсвязи с остальными блоками устрой"ства для управления вводом-выводомобеспечивает обмен информацией межвнешними устройствами и памятью выцислительной машины параллельно .сФработой центрального процессора.Устройство состоит из каналов,позволяющих одновременно выполнятьобмен с различными. внешними устройствами,17358598Предлагаемое устройство являетсягрупповым, его оборудование исполь "зуется несколькими каналами в разо"делении времени. Блоки синхрониза"ции обмена являются индивидуальныЬ" ми для каждого канала.На Фиг, 1 и 2 представлена блоксхема устройства для управления ввь 1 О дом-выводом на фиг.3 и 4 - блоксхема блока синхронизации обмена; нафиг,5 и 6 - блок-схема блока управления, на Фиг.7 - блок-схема первогоблока приоритета; на фиг,8 - блоксвязи с памятью; на фиг.9 - блок упо- равления каналами; на фиг.10 " блокпамяти; на фиг.11 - узел модификао- ции; на фиг,12 - узел запуска кана"лов, на фиг.13 - регистр ввода.т Устройство для управления вводомяз- выводом (фиг.1 и 2) содержит блоки1,1 - 1,ш синхронизации обмена,блок 2- памяти, исполнительный ре"гистр 3, узел 4 модификации, регистр5 ввода, первый блок 6 приоритета,первый 7 и второй 8 буферные регист- .ры, узел 9 запуска каналов, блок 10и- . управления, блок 11 связи с памятью,а коммутатор 12 памяти, второй блок 13приоритета и селвкторные каналы14,1 - 14,п,Каждый селекторный канал 14 содержит дополнительный блок 15 синхронизации обмена, блок 16 управления каналом, счетчик 1 7 адреса, счетчик 1835 количества байтов и буферный усили"тель 19,о В устройстве имеются: входные интерфейсные шины 20-1 - 20-а, входнаяшина 21 данных, входная шина 22 строфо ба, входная шина 23 команды, входныеинтерфейсные шины 24"1 - 24 тп селекторных каналов, выходные интерфейсные шины 25"1 " 25-а, выходная шина26 адреса данных, выходная шина 245 запросов в оперативную память, выходная шина 28 запросов в центральныйпроцессор, выходные интерфейсные шины29-1 - 29"и селекторных каналов,Блок 1.1 синхронизации обмена име"Я ет входы: информационный 30".1, инду терфейсный 30-2, управляющий ЗОьЗ,подтверждения 30-4 и выходы: инФормационный 31-1, управляющий 31-2,интерФейсный 31"35Блок.1,2 синхронизации обмена имеет входы: информационный 32-1, ин"терфейсный 32-2, управляющий 32-3подтверждения 32-4 и выходы: инфор. формационный 42-1, первый и второйкомандные 42-2 и 42-3, управляющий42-4 и выход 43,Первый блок 6 приоритета имеетпервый 44-1 и второй 44"2 входы запроса и выход 45.Первый буферный регистр 7 имеетинформационный вход 46 и информаци"онный выход 47.Второй буферный регистр 8 имеет .адреСный 48-1 и информационный 48-2входы и выходы 49-1 и 49-2 Узел .9 запуска каналов имеет установочный вход 50 и управляющийвыход 51Блок 10 управления имеет входы:первый 52-1 и второй 52-2 информа"ционные, командный 52-3, состояния, 52-4, стробирования 52-5, установоч"ный 52-6, подтверждения 52-7 и выходы: управляющий 53-1, запроса 53-2,команднр-запросный 53-3, установочный 53-4.Блок 11 связи с.памятью имеетвходы: информационный 54-1, запроса54-2 и выходы: информационный 55"1,запроса 55"2,Коммутатор 12 памяти имеет входы;первый адресный 56-1, первый и вто"рой информационные 56-2 и 56-3, второй адресный 56-4, установочный 56-5и выход 57.Второй блок 13 приоритета имеетпервый 58-1 и второй 58-2 входы запроса и выход 59 подтверждения.,Селекторные каналы 14,- 14,п,имеют входы: командные 60-1 - 60 тп,первые подтверждения 61-1 - 61"а, ин 1735859 10формационные 62-1 - 62-п, управляю-.;.щие 63-1 - 63-п, интерфейсные 64-164-п стробирующие 65" - 65"и, вторые подтверждения 66-1 " бб"и ивыходы: информационные с запросом67-1 - 67-п, адресные 68-1 - 68-п,запросов 69-.1 " 69-п, состояний70-1 - 70-а,интерфейсные 71-1О ф71-п, инФормационные 72-1 " 72-п.мРополнительный блок 15 синхронизации имеет входыф информационйый73-1, интерфейсный 73-2, управляющий 73-.3, подтверждения 73-4 и вы"ходы: информационный 74-1, управляю.щий 74-2, интерфейсный 74-3.Блок 16 развязки имеет входыф,информационный 75"1, управляющий75-2, первый 75-3 и второй 75-4 подтверждения, выходы: состояния 76"1информационный с .запросом 76"2, ин"формационный 76"3, запроса 76-4,сдвига 76-5 подтверждения 76"6,Счетчик 17 адреса имеет информационный 77-1, управляющий 77-2 исдвиговый 77-3 входыСчетчик 18 количества байтовимеет информационный 78"1, управляющий 78-2, сдвиговый 78-3 входы ивыход 79.Буферный усилитель 19 имеет вхо"ды: адресный 80-1, подтверждения80-2 и выход 81.,В состав блока 1.1 синхронизацииобмена (фиг, 3 и 4) входят счетчик35 82 байтов, элементы ИЛИ 83, 88, 91,11114 и 115, элементы И 85-87 е 90 в94 97-99, 101 и 111 - 113, триггер84 наличия информации на регистреприема, триггер 89 запроса, триггерО 92 наличия информации на регистревыдачи, элементы НЯ 93 и 100, триггер 96 информации от канала, ре"гистр 102 кода .операции, регистр103 номера внешнего устройства, схе"ма 104 сравнения номеров внешнихустройств, Формирователь 105 сиг"налов управления интерфейсом, регистр 106 приема, регистр 107 байтасостояния, регистр 08 выдачи, бущ ферные усилители 09,1 - 109,11 и110,1 - 110,37, триггеры 116,116,У и усилители 117.7 - 11,17,В состав блока 10 управления1735859 40 50 133,9, 135 и 146,1 - 146,4, элемен"ты НЕ 121, 129 и 136, регистр 124команд, дешифратор 125 байта состояния, формирователь 126 сигналовуправления блоком синхронизации об 5мена, дешифратор 128 кода операции,генератор 134 тактовых импульсов,триггер 137 прерывания, триггер 138ответа в центральный процессор, триггер 139 запроса во второй блок приоритета, буферный регистр 140 номераканала,дешифратор 141 номера канала, триггер 142 занятости буферного регистра номера канала и формирователь 144 управляющих сигналов.В состав первого блока 6 приоритета (фиг. 7) входят элементы НЕ147,1 - 4715, элементы И 148,114815, элементы ИЛИ 150 и 151.1 - 20151,4 и шифратор 149 номера канала.В состав блока 11 связи с памятью(фиг,8) входят выходной регистр 152,дешифратор 153 номера куба памяти,элементы И 154,1 - 154,8 и 157, 0- 25триггер 155 и элементы НЕ 156,В состав блока 16 развязки (фиг,9)входят буферные усилители 158,115811) 159,1 - 159.16 и 160,116036, элементь 1 И 161, 162 и 165)элементы НЕ 163 и 164, элементы ИЛИ167 и П-триггер 166,В состав блока 2 памяти (Фиг.10)входят элементы И 168,1 - 168,89,169,1 - 169.89 и 170,1 - 17052,элементы ИЛИ 171,1 - 171,89 и память 172,В состав узла 4 модификации(Фиг, 12) входят дешифратор 181 номера канала, элементы И 182.1 45182,16, 83,1 - 183,16, 184,1184,16 и 185,1 - 185.16, триггеры186,1 -. 186,16 работы и триггеры187.1 " 187,16 прерывания,ГВ состав регистра 5 ввода (Фиг,13)входят элементы И 188,1 - 88.37,189,1 - 189.37 и 193.1 - 193.37,элементы ИЛИ 190,1 -. 190,37 и 191 ирегистр 192,Устройство для управления вводомвыводом (УУВВ) обеспечивает обменинформацией между внешними устройствами (ВУ) и оперативной памятью вычислительной машины параллельно сработой центрального процессора,В состав вычислительной машинывходят, например, центральный процессор (ЦП), оперативная память,центральный генератор синхронизации,устройство для управления вводомвыводом,Устройство для управления вводомвыводом состоит из каналов, позволяющих одновременно выполнять обменс различным ВУ, К каналам подключаются внешние устройства, имеющие стандартный интерфейс и работающие вмонопольном режима,Предлагаемое устройство являетсягрупповым, его оборудование используется несколькими каналами в разделении времени, Блоки синхронизацииобмена являются индивидуальными длякаждого канала.Система команд устройства включаеткоманды трех типов, Команды первоготипа поступают из ЦП и служат длязапуска канала на выполнение программы - команда "Адрес программы" или .для опроса состояния канала - команда "Состояние канала", Команды второго и третьего типов считываются в .устройство самостоятельно независимо от работы центрального процессора,Команды второго типа предназначеныдля управления работой каналов. Онипозволяют начать и остановить работуканалов, провести контроль и выполнить переходы в канале. Командытретьего типа предназначены для управления работой ВУ и указывают, какуюоперацию ввода-вывода надо выполнить.Работа устройства по обмену информацией начинается с посылки центральным процессором в устройство команды "Адрес программы", указывающей адрес команды второго типа воперативной памяти. По этому адресу в устройство считывается командавторого типа "Начать обмен", в которой указан номер запускаемого канала и устройства в канале. Затем считывается команда третьего типа, указывающая код операции, выполняемойвнешним устройством, адрес массиваобмена и его размер, После оконча",ния операции обмена считывается команда второго типа "Остановить об 11мен , после выполнения которой даль"нейшее считывание команд из оперативной памяти прекращается. 0 результате выполнения обмена можно судитьпо слову состояния канала, записыва"емому в фиксированные ячейки оперативной памяти после завершения обме"на, Слово состояния записывается при, наличии в команде указателя о необходимости такой записи или при возникновении аварийной ситуации в канале, например при несовпадении номеров устройств в начальной выборке,В качестве примера реализации рассмотрим устройство для управлениявводом-выводом, содержащее 16 каналов. Четыре канала являются выделенными селекторными, остальные каналыреализуют монопольный режим работы,Работа устройства состоит в выполнении процедур запуска каналов и дальнейшего обмена данными,При запуске канала выполняетсяпоследовательность команд первого,второго и третьего типов, Обменданными выполняется по командам третьего типа,Команды первого типа поступают вустройство иэ центрального процессора.Через входную шину 23 команда,сопровождаемая сигналом записи, поступает в блок 10 управления на командный вход 52-3 на входной коммутатор, образованный элементами И118,1. - 118,36, 119.1 - 119,36.иИЛИ 120,1 " 120,36,С выхода коммутатора команда поступает на регистр 124,Сигнал записи поступает на схемуприоритета, образованную элементамиИ 122, 123, НЕ 121 и ИЛИ 127, Схемаприоритета предназнацена длявыборки одного запросчика при одновре"менном поступлении команд из ЦП и изпервого буферного регистра 7, причемпроцессор имеет более высокий приоритет, Для предотвращения приема коман-ды в блок управления, занятый от"работкой текущей команды или запроса блока синхронизации обмена, сигнал записи через элемент НЕ 121 блокирует на элементе И 122 запрос первого буферного регистра 7, Приемкоманды в работающий блок 1 О запрещается сигналом с выхода генератора134 тактовых импульсов через элементы ИЛИ 135 и НЕ 136, Этот же сигналблокирует схему приоритета, Генератор 134 тактовых импульсов представляет собой синхронный сдвиговый ре-, ния с выхода триггера 137, признак состояния и запрос от блока синхронизации обмена с входа 52"4 блока .10, дешифрированный аварийный байт.50 состояния с дешифратора 125,Ив .этих входных сигналов на формирователе 144 вырабатываются сигналы установки и сброса триггеров работы и прерывания в узле 9 эапус ка, сигналы управления приемом в ре"гистры ввода 5 и исполнительныи 3, сигналы управления входными комму" таторами в узле 4 модификации и блг 5 0 15 Ю 25 30 Э 5 40 гистр разрядности К, Сдвиг проиэво" =.,дится каждый такт синхронизации. Импульсы синхронизации поступают вблок 10 управления от центральногогенератора синхронизации вычисли-тельной машины через входную шину 22строба на вход 52"5 блока 1 О. Тактовые импульсы с выхода генератора 134поступают на формирователи 126 и 144и на входы сброса триггеров 137 и 138,Пока генератор 134 вырабатывает тактовые импульсы, на выходе элементаИЛИ 135. поддерживается высокий уро"веНЬ сигнала, означающий, что блок 10занят отработкой запроса. Пуск генератора 134 выполняется при каждомобращении к блоку 10 с выходов эле"ментов И 122 и 123 через элементыИЛИ 127 и 130, На второй .вход элемента ИЛИ 130 поступает запрос от блока1 синхронизации обмена через вход52-4 состояния блока 10, Одновременно с пуском генератора 134 сигналом с элемента ИЛИ 1.27 производитсяприем команды на регистр 124 цереэгруппу элементов И 119.1 " 119,36,открытых сигналом с выхода элемента И 123, и элементы ИЛИ 1.20,1120,36,С регистра 124 команда поступаетна дешифратор 128, выходы которогосвязаны с входами Формирователя 144.Формирователь 144 представляет собойсхему, выполненную на элементах И,ИЛИ, НЕ,На формирователь 144 поступаютдешифрированный код команды с дешифратора 128, управляющие признаки иномер канала с регистра 124 командили с первого информационного вхо"да 52-1 через элементы И 131.1131.9, 132.1 - 132.9 и ИЛИ 133.1 -133.9, тактовые импульсы с генератора 134, признак занятости сэлемента ИЛИ 135, признак прерыва"15 1735859ке 2 памяти, а также инкремент дляузла 4 и номер канала для блока 2памяти.В табл, 1 представлена таблицаистинности для Формирователя 144,На входах формирователя вырабатываются сигналы 1-4 - сигналы генератора 134, 5 - сигнал с элементаИЛИ 135; 6 - сигнал с триггера 137прерывания, 7-12 - сигналы с дешифратора 128 о дешифрации кода, 7команда первого типа; 8 - командавторого типа; 9 - команда третьеготипа; 10 - команда "Адрес программы"; 11 - команда "Нацать обмен",12 - команда "Остановить обмен");13 - номер канала, 14 - признак цепочки команд; 15 - сигнал с выходадешифратора 125 о поступлении байта 20состояния с кодом ГГ 16; 16 - запросБСО; 17 - сигналы с триггеров работыи прерывания канала из .узла 9; 18 признак состояния из БСО,На выходах формирователя 144 вырабатываются сигналы: 1 и 2 - установка триггеров 137 и 138; 3-6 - сигналы управления приемов в узел 4 модификации адреса программы с регистра 5, адреса программы, адреса данных и количества байтов с регистра 3, 7 - инкремент; Я. и 9 - стробы записи в регистры 3 и 5; 10-12сигналы управления приемом в блок 2,памяти из исполнительного регистра 3узла 4 модификации и регистра 5 вво" 35да, 13 - номер канала для блока 2памяти; 14 и 15 - сигналы установкитриггеров 186,1. и 187 16 и 17сигналь 1 сброса триггеров 186, и18740 Каждый сигнал Формируется в определенный момент времени, задаваемый тактовыми сигналами с выхода генератора 134, Отработка временной диаграммы любой команды занимает постоянное число тактов,Формирователь 126 построен аналогично формирователю 144 и представляет собой комбинационную схему. На входы формирователя 126 поступают сигнал запроса блока синхронизации обмена.с входа 52-4.блока 10, сигналы с генератора 134, признаки дешифрации команд второго и третьего типов с дешифратора 128, признаки дешифрации нулевого, сбойного, конец" ного и аварийного байтов состояния и признак состояния с входа 52-4блока 10,На формирователе 126 вырабатываются стробы записи номера внешнего устройства, кода операции и запуска блоков синхронизации обмена,признаки продолжения команды третьего типа и отключения,. а такжестроб записи кода в блоки синхронизации обмена, которые поступают науправляющий выход блока 1 О управления,В табл, 2 представлена таблицаистинности Формирователя 126,Одновременно с взведением триггера 138 на вход 50 узла 9 запускаканалов поступают нулевои номерканала и сигнал установки с выходаформирователя 144, Нулевой номерканала поступает на вход формирователя 144 с регистра 124 черезэлементы И 131,1-131,9, открытыесигналом с инвертора НЕ 129, и элементы ИЛИ 133,1-133,9. Сигнал установки образуется логицеским умножением сигналов с генератора 134и дешифратора 128 в формирователе144, В узле 9 запуска каналов нулевойномер канала поступает на дешифратор181,Сигнал с выхода дешифратора 181и сигнал установки с входа 50 узла9 логически умножаются на элементеИ 182,1 и устанавливают в единичноесостояние триггер 186,1 работы нулевого канала, Команды первого типавсегда выполняются в нулевом канале,Сигнал с выхода триггера 186,1 работы нулевого канала поступает на выход 51 узла 9 запуска каналов ичерез установочный вход 52-6 блока10 управления поступает на вход Формирователя 144,Адрес программы с регистра ко 5 манд через командно-запросный выход53-3 блока 1 О управления поступаетна управляющий вход 42-4 регистра 5ввода. В регистре 5 ввода адрес поступает на элементы И 189,1-189,37,10 открытые сигналом с выхода 45 блока 6, и через элементы ИЛИ 190.1190.37 записывается в регистр 192по сигналу записи, поступающему свыхода элемента ИЛИ 91, На элементу ИЛИ 91 сигнал записи поступает с пер-вого командного входа 42-2 регистра5, На первый командный вход 42-2регистра 5 сигнал записи поступает скомандно-запросного выхода 53-3 бло18 17 1735859ка 10, в котором он. вырабатываетсяна формирователе 144 логическим умножением сигнала.с выхода генератора 134, кода операции "Адрес програм-.мы" и сигнала работы нулевого канала (из узла 9),На первый командный вход 44-2 блока 6 поступает сигнал с командно-запросного выхода 53-3 блока 10, в ко Отором он формируется на элементеИЛИ 135,Если сигнал равен единице; т,е.блок 10 занят отработкой команды,то запросы блоков 1.1-1,щ и каналов 14,1-14,р, поступающие черезвторой .вход 44-2 первого блока 6приоритета на элементы И 148,1148.15, блокируются низким уровнемсигнала с выхода элемента НЕ 147,1, 20В этом случае на регистр 192 может. поступить только команда с блока 10управления с командно-запросного выхода 53-3 на первый командный вход42-2 регистра 5 и элементь 1 И 189,1189,37, открытые сигналом с выхода 45.Адрес программы с выхода 43 регистра 5 ввода поступает на информационный вход 48-2 .буферного регистра 8 и на второй информационный вход40-2 узла 4 модификации,Буферный регистр 8 организованпо принципу "первый пришел - первыйвышел" и имеет глубину буферизации,равную четырем, Разрядность буферного регистра равна 60, На буферныйрегистр 8 адрес поступает с исполнительного регистра 3 на адресныйвход 48-1 буферного регистра 8 илис регистра 5 ввода на информационный вход 48-2 буферного регистра 8. 7С регистра 5 ввода на информаци- ,д 5 онный вход 48-2 буферного регистра 8 поступают также и данные, если они бьли записаны в регистр 5 ввода с блока 1, синхронизации обмена.Для того, чтобы отличить адрес, 50 поступающий в буферный регистр 8, от данных, адрес сопровождается специальным признаком адреса, По призна" ку адрес программы записывается в нужное поле буферного регистра 8. С 55 адресного выхода 49-1 буферного регистра 8 адрес попадает на первый адресный вход коммутатора 12 и с выхода 57 коммутатора 12 поступает на инФормационный вход 54-1 блока 11связи с памятью,Коммутатор 12 имеет две группыинформационных и две группы адресных входов и вход 56-5 управления.Коммутаторвыполнен на двухвходовыхэлементах И, ИЛИ и пропускает навыход 57 адрес и данные с однойиз двух группвходов адреса и данных 56-1, 56-2 или 56-3, 56-4, Управление коммутатором осуществляется сигналом с выхода 59 подтверждения блока 13 приоритета, Блок 13прйоритета аналогичен блоку 6 приоритета. Отличие состоит в том, чтозапрос блока 10, поступающий напервый запросный вход 58-1 блока 13с командно-запросного выхода 53-3блока 10 управления, имеет не высший, а низший приоритет и обслуживается при отсутствии запросов отвыделенных.селекторных каналов. Вблоке 10 управления запрос выдаетсяс триггера 139 запроса, который взводится по сигналу с формирователя 144,Этот сигнал образуется так же", каки признак адреса, но с задержкой на,такт работы генератора 134,Триггер 139 запроса сбрасывается по сигналу с выхода 59 блока 13приоритета, поступающему на вход52-7 подтверждения блока 10, Одновременно на генераторе 134 образуется нулевой код, так как выданывсе тактовые сигналы, На выходе элемента ИЛИ 135 сигнал становится равным нулю и отработка, команды первоготипа в блоке 10 заканчивается.Сигнал с выхода 59 блока 13 приоритета поступает на вход 54-2 запроса блока 11, на первый информационный вход 54-1 которого поступает ад"рес программы с выхода 57 коммутатора12. По сигналу с входа 54"2 запросаблока 11 производится запись адресас информационного входа 54-1 блока 11в регистр 152 Старшие три разрядаадреса регистра поступают в .дешифра"тор 153 номера куба памяти, Иладшиеразряды адреса с регистра 152 посту"пают непосредственно на информационный выход 55"1 блока 11 и с него на.шину 26 адреса данных, выходную,После дешифрации номер куба памя- .ти поступает на первые входы группыэлементов И 154,1-.154,8, на вторыевходы которых поступает сигнал с выхода элемента И 157. Этот .сигналпредставляет собой задний фромт сиг"