Регенератор цифрового сигнала

Союз СоветскихСоциалистическихРеспублик ОЛИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 29.07. 81 (21) 3328091/18-09 И 1 М. Кй.з Н 04,Ь, 25/00 с присоединением заявки Йо Государственный комитет СССР по делам изобретениИ н открытий(71 ) Заявитель 154) РЕГЕНЕРАТОР ЦИФРОВОГО СИГНАЛА Изобретение относится к техникесвязи, в частности к цифровым системам передачи.Известно устройство регенерациицифрового сигнала, содержащее последовательно соединенные усилителькорректор, блок вычитания, другойвход. которого соединен с первым входом компаратора и выходом блока ана Олиза и формирования. ступенчатогонапряжения, первый вход которого соединен с вторым входом компаратора,выходом решающего блока, входомвыходного блока, а второй вход блока анализа и формирования ступенчатого напряжения соединен с выходомкомпаратора, выход блока вычитаниясоединен с третьим входом компаратора и первым входом решающего блока,второй вход которого соединен с выходом блока синхронизации 1 1.Известное устройство имеет низкуюпомехоустойчивость вследствие несовер"шенства схемы формирования опорногонапряжения.,с 5Цель изобретения - повышение поме-.хоустойчивости цифрового сигнала.Для достижения поставленной целив регенератор цифрового сигнала,содержащий усилитель-корректор, вы- ЗО ход которого подключен к первому входу блока вычитания и к входу блока синхронизации, выход которого соединен с первым входом решающего блока, выход которого соединен с входом входного блока и с первым входом блока анализа и формирования ступенчатого напряжения, выход которого соединен с вторым входом блока вычитания и, с первым входом компаратора, выход которого соединен с вторым входом блока анализа и формирования ступенчатого напряжения, введены пиковый . детектор, линия задержки и дифференцирующая цепь, вход которой подключен к выходу входного блока, а выход соединен с первым входом пикового детектора, второй вход которого соединен с вторым входом решающего блока, который подключен к выходу блока вычитания, выход пикового детектора соединен с вторым входом компаратора, третий вход которого соединен с выходом линии задержки, вход которой соединен с выходом решающего блока.На фиг. 1 приведена структурная электрическая схема регенератора цифровых сигналов; на Фиг. 2 диаграммы работы отдельных блоков устройства.Регенератор цифрового сигнала содержит усилитель-корректор 1, блок 2 вычитания, компаратор 3, блок 4 анализа и Формирования ступенчатого напряжения, решающий блок 5, блок б синхронизации, входной блок 7, пиковый детектор, 8, линию 9 задержки, дифференцирующую цепь 10.Устройствб работает следующим образом.Искаженные линией и помехами импульсы цифрового сигнала с выхода усилителя-корректора 1 со значительным дрожанием фазы поступают на вход блока 6 синхронизации и первый вход блока 2 вычитания на второй вход ко торого подается опорное напряжение с выхода блока 4 анализа и формирования ступенчатого напряжения. На фиг, 2 а показана одна иэ возможных реализаций цифрового сигнала на выходе пикового детектора 8, где пунктиром показаны пределы, в которых могут находиться Фронты неизменных по амплитуде цифровых сигналов вследствие фа-зовых искажений, а 0 - предел изменения напряжения на информационном 25 входе компаратора 3 в регенераторе прототипа в.момент стробирования, На Фиг. 2 б показан сигнал на выходе пикового детектора 8, где заштрихованная область означает пределы 30 смещения Фронта входного цифрового сигнала вследствие дрожания фазы.Сигнал с выхода пикового детектора 8 поступает на второй вход компаратора 3, на первый вход которого 35 поступает опорное напряжение с выхода блока 4 анализа и формирования ступенчатого напряжения. На третий вход компаратора 3 поступает импульс стробирования с выхода линии 9 задерж 40 ки, задержанный примерно на четверть тактового интервала фиг. 2 г) по сравнению с импульсами на выходе ре шающего блока 5 фиг. 2 в ), которые Формируются при одновременном воздействии импульса с выхода блока 2 вычитания на второй вход решающего блока 5, на первый вход которого воздействует импульс с выхода блока б синхронизации. 1 омпаратор 3 имеет большое входное сопротивление и поэтому на выходе пикового детектора 8 сохраняются амплитудные значения поступивших на его вход импульсов после их прекращения (фиг. 26 ) доо момента действия на первый вход пикового детектора 8 импульса, который каждый раз приводит его в исходное состояние, поступающего с выхода дифференцирующей цепи 10 фиг. 2 е ), на вход которой поступает. импульс бО с выхода входного блока 7 (фиг. 2 д ). Таким образом, на выходе пиковогодетектора 8 запоминаются истинные значения амплитуды импульсов и эти значения сравниваются с опорным напряжением в момент стробирования компаратора 3 импульсами с выхода линии9 задержки, при этом на выходе компаратора формируется более точноерешение об изменении амплитуды входного сигнала регенератора, так какдрожание Фазы у входных импульсовуже не будет вызывать изменения напряжения на информационном. входекомпаратора 3 в момент стробированияпри неизменной амплитуде входных импульсов, что приводит к увеличениюточности Формирования опорного на)пряжения икак следствие, к повышению помехоустойчивости регенератора цифрового сигнала.Использование изобретения позволяет за счет уменьшения влияниядрожания фазы информационных импульсов, достигаемого предварительнымзапоминанием амплитудных значений информационных импульсов для дальнейшего иХ анализа повысить помехоустойчивость регенератора.Формула изобретенияРегенератор цифрового сигнала, содержащий усилитель-корректор, выходкоторого подключен к первому входублока вычитания и к входу блока синхронизации, выход которого соединенс первым входом решающего блока, выход которого соединен с входом входного блока и с первым входом блокаанализа и формирования ступенчатогонапряжения, выход которого соединенс вторым входом блока вычитания и спервым входом компаратора, выходкоторого соединен с вторым входомблока анализа и Формирования ступенчатого напряжения, о т л и ч а ю -щ и й с я тем, что, с целью повышения помехоустойчивости, в него введены пиковый детектор, линия задержки и дифференцирующая цепь, входкоторой подключен к выходу входногоблока, а выход соединен с первым входом пикового детектора, второй входкоторого соединен с вторым входом решающего блока, который подключен квыходу блока вычитания, выход пикового детектора соединен с вторым входом компаратора, третий вход которого соединен с выходом линии задержки,вход которой соединен с выходом решающего блока.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке Р 2964479/09,кл. Н 04 Ь 25/Об, 1980.