Устройство задержки

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик в 980187(22) Заявлено 09.03,81(21) 3257972/18-21 Р 1 М. К Н 01 Н 47/18 с присоединением заявки М 9 Государственный комитет СССР по делам изобретений и открытий.5(088.8) Опубликовано 07,12,82,Бюллетень Йо 45 Дата опубликования описания 07. 12. 82(54) УСТРОЙСТВО ЗАДЕРЖКИ Изобретение относится к устройствам, обеспечивающим формирование на выходе импульса напряжения с задержкой на заданное время по отношению ко времени поступления на вход входного импульса, используемое, например, в измерительной технике при определении временных интервалов, фазы сигнала, для создания временных анализаторов, в блоках первичной обработки информации, и т.д. и относится к устройствам задержки, выполненным на основе релаксаторов.Известно устройство задержки, выполненное на основе ждущего мультивибратора с коллекторно-базовой связью 11.Однако устройство имеет недостаточную точность.Известны также устройства, обеспечивающие более высокий результат, в которых применены пусковые каскады на транзисторах, а также использованы токозадающие транзисторы 21.Недостатками устройства задержки являются его сложность из-эа использования больного числа деталей,отсутствие на выходах импульсов разной полярности, а также плавной регулировки времени задержки импульсов при помощи изменения амплитуды напряжения управляющего сигнала, малая крутизна переднего фронта выходного импульса и малая нагрузочная способность.Цель изобретения - расширениефункциональных возможностей.Указанная дель достигается тем, 1 О что в устройстве задержки, содержащем первый и второй транзисторы,эмиттер последнего соединен с общейшиной, конденсатор, первый резистор,включенный в коллекторную цепь второго транзистора, второй резистор,включенный в базовую цепь первоготранзистора, третий резистор, соединенный первым выводом с шиной источника питания, дополнительно введены 20 четыре диода и прибор с 5-образнойвольт-амперной характеристикой,например дииистор, первый вывод которого соединен с вторьм выводомтретьего резистора, через первый диодс коллектором второго транзистора и 25 через второй диод с клеммой первоговыхода, а второй вывод соединен сколлектором первого транзистора,через третий диод с эмиттером первого транзистора и с первым выводомконденсатора, второй вывод которогосоединен .с клеммой второго выхода, а база первого транзистора соединена через четвертый диод с клеммой управляющего сигнала.На чертеже приведена принципиальная электрическая схема. 5Схема содержит устройство 1 за-. держки, клемму 2, на которую подается подлежащий задержке импульсный сигнал, клемму 3 с выхода элемента задержки, на котором формируется эа держанный сигнал в противофазе по отношению к входному импульсу, клем.му 4, на которой формируется задержанный сигнал в фазе с входным, т,е. той же полярности, клемму 5, на ко- торую подается напряжение управления временем задержки, клеммы б и 7 подачи напряжения питания, напряжения источника 8 управления длительностью времени задержки каждОй ячейки, которое может быть общим для всех ячеек источники 9 и 10 питания, нагрузочные элементы 11 и 12 источника 13 входного импульса, транзисторы 14 и 15,диоды 16 - 19,резисторы 20 - 22, конденсатор 23, прибор с Ь-образной характеристикой, например динистор 24, зарядный элемент 25, например диод или резистор,После подачи на ячейки напряжений источников 9 и 10, 8 эти ячейки устанавливаются в исходное состояние, при котором динистор 24 находится в проводящем состоянии эа счет тока резистора 21 конденсатор 23 заряжен до напряжения, 35 близкого напряжению источника 10 питания, транзистор 14 насыщен, а транзистор 15 закрыт, диоды 16 и 19 смещены в обратном направлении и тока не проводят, 40При приходе на клемму 2 импульса тока от источника 13 отрицательной полярности на время длительности импульса насыщается транзистор 15, напряжение на катоде динистора 24 45 становится равным нулю и он выключается, так как оказывается под действием обратного напряжения заряда конденсатора 23. В данной схеме момент задирания динистора определяется передним фронтом источника входного импульса и не зависит ни от длительности этого импульса, ни от его амплитуды, т.е. эти параметры не влияют на длительность задержки. После запирания динистора 24 55 начинает перезаряжаться конденсатор 23 через эмиттер насыщенного .транзистора 14 от источника 9 и разрядный элемент 25, если в качестве него использован резистор или диод. 60 Переэаряд конденсатора 23 происходит током, равным сумме токов через резисторы 20 и 21, а поэтому время перезаряда конденсатора 23 практически не зависит от влияния 65 параметров транзисторов 14 и 15,По мере перезаряда конденсатора 23 увеличивается разность напряжения между анодом и катодом динистора 24. Напряжение источника 10 выбирается заведомо меньше напряжения включения динистора, поэтому при разряде конденсатора 23 до нуля динистор 24 не включается. Максимальная величина управляющего напряжения источника 8 и в сумме с величиной напряжения источника питания 10 также выбирают заведомо меньше напряжения включения динистора 24, Напряжение на конденсаторе переходит через нуль, конденсатор 23 продолжает заряжаться от источника 9. Когда напряжение на базе насыщенного транзистора 14 достигнет величины открытия диода 16, т .е, напряжение на базе превысит величину напряжения управления временем задержки, ток через резистор 20 начнет протекать через диод 16 и ,транзистор 14 начнет запираться, заряд конденсатора 23 практически прекращается. Вследствие запирания транзистора 14 напряжение на его коллекторе стремительно нарастает, а так как сумма напряжений источников 10 и 9 выбирается значительно большей величины напряжения включения динистора 24, динистор 24 включается. Заметим, что параметры динистора 24 практически не влияют на величину напряжения заряда конденсатора 23, так как она только зависит от величины источника 8 управляющего напряжения. После включения динистора коЙденсатор 23 разряжается через малое сопротивление динистора на нагруэочные элементы 11 и 12, при этом на нагрузочном элементе 11 формируется положительный выходной импульс, а на нагрузочном элементе 12 - импульс отрицательной полярности. Время задержки импульса равно времени переэаряда конденсатора 23 от напряжения источника 10 до напряжения источника 8.Если клемму у предыдущей ячейки соединить с клеммой 2 последующей ячейки, то задержанный сигнал будет сдвинут во времени относительно сигнала запуска на сумму времени задержки первой ячейки и времени задержки последующей ячейки.Если клемму 4 последней ячейки соединить с клеммой 2 первой ячейки, то предлагаемое устройство может обеспечить непрерывную генерацию разнополярных импульсов через разные интервалы времени.Формула изобретенияустройство задержки, содержащее первый и второй транзисторы, эмит980187 Составитель И. Радькоопатина Техред М.Гергель Корректор А.ферен едакто аж 761 рственногозобретений Ж-ЗБ, Рауш Подписита СССРрытийаб., д.4/5 аэ 937 ВНИИПИ Госу по делам3035, Москв коми и от ская жгород, ул.Проектная, 4"Патент П и тер последнего соединен с общейшиной, конденсатор, первый резистор,включенный в коллекторную цепь второго транзистора, второй резистор,включенный в базовую цепь первоготранзистора, третий резистор, соединенный первый выводом с шинойисточника питания, о т л и ч а ю щ ее с я тем, что, с целью, расширенияфункциональных возможностей, в неговведены четыре диода и прибор с образной вольт-амперной характерис-.тикой, например динистор, первый вывод которого соединен с вторым выводом третьего резистора, через первыйдиод с коллектором второго транэис,тсюа и через второй диод с клеммой первого выхода, а второй вывод соединен с коллектором первого транзистора, через третий диод с эмиттеромпервого транзистора и с первымвыводом конденсатора, второй выводкоторого соединен с клеммой второговыхода, а база первого транзисторасоединена через .четвертый диод склеммой управляющего сигнала. 1 О Источники информации,принятые во внимание при экспертизе1. Самойлов Л.К. Задержка информации в дискретной технике. - Сов.радио. М., 1973, с. 83, рис. 3.15.15 2, Там же, с, 85, рис. 3.16 (прототип).