Множительное устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советскик.СоциалистическикРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет -6 06 С 7/16 Государственный комитет СССР по делам изобретений и открытий(22) Авторизобретения Н.И.Корсунов Харьковский ордена Ленина политехнический ин титуЪ " .".А им. В.И,Ленина(54) МНОЖИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к вычисли- тельной технике и может быть использовано в аналоговых вычислительных машинах, в приборах и устройствах автоматики и измерительной техники и в других устройствах, в которых необходимо осуществлять умножение аналоговых сигналов.Известны устройства умножения, содержащие амплитудные и широтно- импульсные модуляторы, компараторы и усилители (11.Основной недостаток таких устройств - относительная сложность схем и конструкций при умножении потенциально связанных сигналов.Наиболее близким техническим решением к .предлагаемому является множительное устройство, содержащее последовательно включенные интегратор и компаратор, выход которого соединен с первым входом интегратора, подключенного вторым входом к источнику сигнала первого сомножителя, и фазочувствительный выпрямитель, выход которого является выходом устройства, информационный вход которого подключен к выходу интегратора, а управляю-. щий вход соединен с выходом компаратора, второй вход компаратора подкпю" чен к источнику сигнала второго сомножителя 2.Недостаток прототипа - относительно невысокая точность работы. Цель изобретения - повышение точности работы устройства.Поставленная цель достигается тем, что множительное устройство, содержащее последовательно включенные интегратор и компаратор, выход которого соединен с первым входом интег- ратора, подключенного вторым входом к источнику сигнала первого сомножителя и фазочувствительный выпрямитель, выход которого является выходом устройства, информационный вход подключен к выходу интегратора, а управляющий вход соединен с выходом компаратора, второй вход компаратора подключен к источнику сигнала второго сомножителя, дополнительно содержит дифференцирующий блок, вход которого подключен к выходу интегратора, и сумматор, выход которого соединен с третьим входом интегратора, а три входа сумматора подключены соответственно к выходам компаратора, дифференцирующего блока и истоЧника сиг нала первого сомножителя.20 На чертеже приведена блок-схемаустройства.Множительное устройство содержитинтегратор 1, компаратор 2, фазочувствительный выпрямитель 3, дифференцирующий блок 4, сумматор 5, первый и второй источники сигналов сомножителей 6 и 7, соединенные междусобой по приведенной на чертеже схеме.Устройство работает следующим 10с Оразом.Примем, что дрейф нуля интеграто"ра 1 отсутствует. Тогда напряжениена выходе интегратора 1 в зависимостиот полярности выходного напряжения )5компаратора 2 линейно нарастает соскоростью Ч = (-П + х)/ с, либо линейно убывает со скоростью Ч =(+Пр++ х)/Г . При этом сигнал на выходефазочувствительного выпрямителя 3 .П: - (П/Ч а+,)и /Ч 2 ж) = Кху,,оа сигнал на выходе сумматора 5 равеннулю,. так как сигнал на выходе дифференцирующего,блока 4 равен Ч ==(-П + х)/ при отрицательном напряжении на выходе компаратора 2 иЧ = (1)р + х)/ 2; - при положительномнапряжении на выходе компаратора 2.Пусть теперь дрейф нуля интегратора 1 не равен нулю. Это эквивалентно действию на входе интегратора 1некоторого напряжения дрейфа (А(.Тогда сигнал на выходе дифференцирующего блока 4 при отрицательномнапряжении на выходе компаратора 2пропорционален величине Ч = (Ц + х +о+ цдр)/г . На выходе сумматора 5 напряжение определяется из выраженияи =(-1),+х)/ Г-(-11 +х+11 д )/ Г= -1)др/с, 40которое поступает на вход интегратора 1 и приводит к тому, что напряжение на его выходе изменяется в соответствии с выражением (1,1=-Б +х++ Цф /Г +(ядр/Г= - ( (-П + х), 45т.е. полностью соответствует егоизменению при отсутствии дрейфа нуляинтегратора 1,При положительном напряжении навыходе компаратора 2 напряжение на 50выходе дифференцирующего блока 4определяется какЧ= (Б + х + Б )/Г,что приводит к появлению на выходесумматора 5 напряжения 5511 -- (П;+ х) / (1)р+ х +13 д ) /С= - 1)др /Г,которое, поступая на вход интегратора 1, приводит и изменению напряжения на выходе интегратора 1 в соответствии с выражением- ( (Пр+х+Цд) / + Пдр/г-= -П, + )и также соответствует его изменению при отсутствии дрейфа нуля интегратора 1,Напряжение на выходе фазочувствительного выпрямителя 3 при наличии дрейфа нуля интегратора 1 не отличается от его выходного напряжения при отсутствии дрейфа нуля интегратора 1.Таким образом, дополнительное введение в известное устройство сумматора 5 и .дифференцирующего блока 4 повышает точность функционирования множительного устройства за счет компенсации влияния дрейфа нуля интегра. тора 1.Экономический эффект от использования изобретения обусловлен его техническими особенностями, приведенными выше.Формула изобретенияМножительное устройство, содержащее последовательно включенные интегратор и компаратор, выход которого соединен с первым входом интегратора, подключенного вторым входомк источнику сигнала первого сомножителя и фазочувствительный выпрямитель, выход которого является выходом устройства, информационныйвход подключен к выходу интегратора, а управляющий вход соединен свыходом компаратора, второй вход компаратора подключен к источнику сигнала второго сомножителя, о т л ич а ю щ е е с я тем, что, с цельюповышения его точности, устройствосодержит дифференцирующий блок, входкоторого подключен к выходу интегратора, и сумматор, выход которого соединен с третьим входом интегратора,а три входа сумматора подключенысоответственно к выходам компаратора,дифференцирующего блока и источникасигнала первого сомножителя.Источники информации,принятые во внимание при экспертизе1. Кори Г Кори 4 Г. Электронныеаналоговые и аналого-цифровые машины,ч. 1, М., Мир, 196, гл. 7.2. Авторское свидетельство СССРР 480066, кл. С 06 С 7/16, 1973к 113 иал ППП Патентф, г. Умгород, ул. Проектная ираж 731рственного зобретений й, Рауш Госуд елам осква Подп нс ноеомитета СССРоткрытийкая наб., д. 4/5