Множительно-делительное устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВ ТЕЛЬСТВУ Союз Советскнх Социалистических Республик(51)М Кл с присоединением заявки йо 6 06 С 7/161 ФГосударственный комитет СССР ио дезам изобретений и открытий(54) ИЕОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и может быть использовано в гибридных аналого-цифровых вычислительных устройствах,устройствах измерения мощности икачества электрической энергии, атакже в других типах инФормационно-измерительных систем, где требуется выполнение множительно-делительных операций.,Известны множительно-делительныеустройства с применением частотноимпульсных, время-импульсных и амплитудно-импульсных модуляторов,содержащие усилители, модуляторы,ключи и Фильтр 11 и 23Недостатками указанных устройствявляется ограниченное число входных переменных, необходимость аналогового усреднения для полученияконечного результата.Наиболее близким по техническойсущности к предлагаемому изобретению является множительно-делительное устройство, содержащее источники первого, второго и третьего входных сигналов, первый интегратор с .ключом сброса в цепи обратной связи,вход первого интегратора к источнику первого входного сигнала, нуль орган, один вход которого подключен к.выходу первого интегратора, адругой вход нуль-органа подключенк выходу источника второго входногосигнала, второй интегратор, первый,источника третьего входного сигнала, триггер, первый вход которогоподключен к выходу нуль-органа, одновибратор и запоминающий блок 3.Недостатком этого устройства является низкая точность работы и ограниченное число входных переменных.Цель изобретения - повышениеточности и увеличение количествавходных переменных.Поставленная цель достигаетсятем, что в устройство, содержащее20 источники первого, второго и третьего входных сигналов, первый интегратор с ключом сброса в цепи обратной связи, вход первого интегратора подкяпочен к источнику первоговходного сигнала, нуль-орган,один вХод которого подключен к выходу первого интегратора, а другойвход. нуль органа подключен к выходуисточника второго входного сигнала,30 второй интегратор, первый вход которого подключен к выходу источникатретьего входного сигнала и триггер, первый вход которого подключенк выходу нуль-органа, введены клич,пороговый элемент и источник четвертого входного сигнала, причемвход порогового элемента подключенк выходу второго ийтегратора, выход порогового элемента подключенко второму входу триггера, первыйвыход которого является выходомустройства и подключен к управляющему входу ключа, информационныйвход которого подключен к выходуисточника четвертого входного сигнала, выход ключа подключен ковторому входу второго интегратора,. второй выход триггера подключен куправляющему входу ключа сбросапервого интегратора. На чертеже приведена блок-схема множительно-делительного устройстваМножительно-делительное устройство содержит первый интегратор 1 с ключом 2 сброса, нуль-орган 3, второй интегратор 4, триггер 5, ключ б, пороговый элемент 7, источники первого, второго, третьего и четвертого входных сигналов 8-11 соответственно.Множительно-делительное устройст во работает следующим образом.В исходном состоянии триггер 5 установлен в нулевое положение. При подаче входного сигнала О, на первый вход второго интегратора 4, второй интегратор 4 интегрирует его согласно уравнении1 = КСОКПри О, = сопХ Ч = О, й.Интегрирование осуществляется до тех пор, пока Ч не сравняется с порогом срабатывания порогового элемента 7. При срабатывании порогового элемента 7 триггер 5 по 5 входу устанавливается,в единичное состояние, при этом размыкается ключ 2 и замыкается ключ б. В результате запускается первый интегратор 1, на вход которого поступает сигнал от источника 8. На второй вход второго интегратора 4 поступает входной сигнал О 2 от источника 11, в полярности противоположной полярности сигнала.Первый интегратор 1 интегрирует сигнал О, по упавнениюЧ = -О д (2)Р 2 С 2гсепьг Чд цЕ. Ингег%1 ерирование идет до момента равенства Ч и О, которое фиксирУется нуль-органом 3, При срабатывании нуль-органа 3 триггер 5 по Р-входу устанавливается в нуль. Время еди 842843 ничного состояния триггера определяется уравнениями КРЗС 2 Ь(3) 5ОРС 2 (4)КОИменно на ремя 1, определяемоесоотношением (4), ко входу второгоинтегратора 4 через ключ б подклю чается напряжение Опо знаку противоположное О, . Если параметры схемы выбраны так, что за,время с +изменение напряжения на интегрирующей емкости С 1 второго интегратора4 равно нулю, то справедливо уравнениеьФХ сцХГТС 1 " 1 12 С 1.оК20 О,(+Х)= - 1 О Х Обозначая Х +Ь = Т и 1=в т у ЯО Ю О 2 Ъполучим 25 или с учетом (4) цццц . ццц КЛЬС 2 ОаО О О ЗО Используя различные комбинациивходных воздействий, получим различные типы устройств.При О 2 = О = сопят множительноеГ = АОц О 5 при О = О = сопят, 5 =К-Оили Ое - О Г - К у и тд.Принимая в качестве выходной величины период, получим обратнуюзависимость40Т = -- -1 О ОК О, О,Получение результата в частотнойили временной форме позволяет прос тыми средствами выполнить аналого"цифровое преобразование, что расширяет область применения предлагаемого устройства.Предлагаемое техническое решение позволяет увеличить число входных переменных и повысить точностьвыполняемых преобразований. Формула изобретения 55 Множительно-делительное устройство, содержащее источники первого,второго итретьего входных сигналов,первый интегратор с ключом сброса 60 в цепи обратной связи, вход первого интегратора подключен к источнику первого входного сигнала, нульорган, один вход которого подключен к выходу первого интегратора, 65 а другой вход нуль-органа подключен,д Корректор М, Шароши актор А. Власен Тираж 745 ИИПИ ГосударстВенно по делам изобретени 3035,Москва, 5-35,Заказ 5104/62 писно комитета СССРи открытийушская наб., д.4/5 ПП "Патент",Ужгор ул.Проектная и к выходу источника второго вход"ного сигнала, второй, интегратор,первый вход которого подключен квыходу источника третьего входного сигнала, и тригггер, первыйвход которого подключен к выходунуль-органа, о т л и,ч а ю щ е е с ятем, что, с целью повышения точности и увеличения количества входныхпеременных, в устройство введеныключ, пороговый элемент и источникчетвертого входного сигнала, причем вход порогового элемента подключен к выходу второго интеграторавыход порогового элемента подключенко,второму входу триггера, первыйвыход которого является выходомустройства и подключен к управляющему входу ключа, информационныйвход которого подключен к выходуисточника четвертого входного сигнала, выход ключа подключен ко второму входу второго интегратора,второй выход триггера подключен куправляющему входу ключа сбросапервого интегратора.. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР 9 344454, кл. С 06 С 7/16, 1971,2. Авторское свидетельство СССР Р 564640, кл. 6 06 6 7/161, 1975. 3. Авторское свидетельство СССР 15 Р 568056, кл. С 06 6 7/161, 1975