Устройство задержки

Союз Советских Социалистических Респубпик(22) Заявлено 0709,79 (21) 2825505/18-21 (51) М. КЛ. с присоединением заявки Йо Н 03 К 5/153 Государственный комитет СССР ио делам изобретений и открытий(088.8) Дата опубликования описания 230681(54) УСТРОЙСТВО ЗАДЕРХКИ Изобретение относится к радиотехнике и может быть использовано в устройствах задержки электрических сигналов.Известно устройство задержки по способу объединения двух идентичных каналов на дифференциальном усилителе, содержащее две группы фильтров нижних частот, две группы усилителей, два канала переноса дефицита зарядов и дифференциальный усилитель 11.Недостатком устройства является наличие неидентичности параметров каналов переноса зарядов, что приво дит к нарушению условий глубокого подавления в выходном сигнале помех от импульсов несущей тактовой частоты.Известно также устройство эадерх ки по способу переноса дефицита зарядов, содержащее аналоговый сдвиговый регистр, генератор тактовых импульсов, преобразователи уровней и фильтр нижних частот.25Задержка сигналов осуществляется ,э процессе переноса дефицита зарядов в аналоговом сдвиговом регистре посредством последовательностей такто- выХ импульсов 2. 30 Недостатком устройства является низкий уровень подавления помех от импульсов несущей тактовой частоты и ее гармоник в выходном задержанном сигнале, а также узкая полоса частот сигнала, пропускаемого через устройство.Цель изобретения - повышение помехоустойчивости и расширение частотного диапазона.Поставленная цель достигается тем, что устройство задержки, содержащее первый и второй преобразователи уровня, аналоговый сдвиговый регистр, фильтр нижних частот, генератор тактовых импульсовпричем вход устройства задержки соединен непо-. средственно со входом первого преобразователя уровня, а его выход соединен с первым входом аналогового сдвигового регистра, второй вход которого соединен с выходом генератора тактовых импульсов, вход генератора тактовых импульсов соединен с выходом второго преобразователя уровня, введены третий преобразователь уровня, два корректирующих аналоговых сдвиговых регистра, две Фазосдвигающих цепи, инвертор, дифФеренциальный усилитель, цепь сме 841100шения, при этом вЫход аналоговогосдвигового регистра подключен ко входу третьего преобразователя уровняи ко входу инвертора, выход третьего преобразователя уровня соединенс первым входом первого корректирующего аналогового сдвигового регистра, третий вход которого соединен свыходом цепи смещения, выход инвертора подключен к первому входу второго корректирующего аналогового10сдвигового регистра, вторые входыпервого и второго корректирующих аналоговых сдвиговых регистров подключены к выходу генератора тактовыхимпульсов, выходы первого и второгокорректирующих аналоговых сдвиговых 15регистров соединены со входами первой и второй фазосдвигающих цепей,подключенных выходами к первому ивторому входам дифференциального усилителя, выход которого соединен со 20входом фильтра нижних частотНа чертеже представлена функциональная схема устройства,Устройство задержки содержит первый преобразователь 1 уровня, аналоговый сдвиговый регистр 2, фильтр 3нижних частот, второй преобразователь 4 уровня, генератор 5 тактовыхимпульсов, третий преобразователь 6уровня, инвертор 7, цепь 8 смешения,первый и второй корректирующие ана. -логовые сдвиговые регистры 9 и 10,Фазосдвигающие цепи 11 и 12, дифференциальный усилитель 13.Работает устройство следующим об 35разом.Колебания входного сигнала 0 Ь,поступают через первый преобразователь 1 уровня на вход аналоговогосдвигового регистра 2. В нем с помощью импульсной последовательности генератора 5 тактовых импульсов, поступающей на второй вход аналоговогосдвигового регистра 2, входной сигнал квантуется по времени, записыва- А 5ется и переписывается в ячейки памяти. В результате на выходе аналогофвого сдвигового регистра образуетсявыходной сигнал, в состав котороговходят полезный входной задержанныйсигнал и сигнал помехи в виде последовательности импульсов несущейтактовой частоты и ее гармоник.Выходной сигнал аналогового сдвигового .регистра 2 одновременно подается на входы третьего преобразователяб уровня, инвертора 7, с помощью которых осуществляется выравнивание и инвертирование выходного сигналааналогового сдвигового регистра 2.В результате на входы корректирующих 60аналоговых сдвиговых регистров 9 и10 подаются исходный и инвертированный полезный сигнал и импульсы несу., щей тактовой частоты. С помощьюКорректирующих аналоговых сдвиговых у регистров 9 и 10 осуществляется получение на их выходах разнополярныхсигналов и однополярных импульсов,несущей тактовой частоты, амплитудыкоторых устанавливаются одинаковыми.Это достигается путем выбора исходного режима работыкорректирующегоаналогового сдвигового регистра 9посредством цепи 8 смещения, Выходныесигналыкорректирующих аналоговыхсдвиговых регистров 9 и 10 поступаютна фазосдвигающие цепи 11 и 12, с помощью которых осуществляется выравнивание амплитуд и фаз однополярныхимпульсов несущей тактовой частоты,а также сглаживание их огибающих.Сфазированные однополярные импульсынесущей тактовой частоты подаютсяна два входа дифференциального усилителя 13, где они вычитаются, остатки вычитания убираются фильтром 3нижних частот. Исходный и инвертированный полезные сигналы проходятчерез фазосдвигающие цепи 11 и 12без изменения и подаются. на два.входа дифференциального усилителя13, где осуществляется их суммирование. С выхода дифференциального усилителя 13 полезный сигнал проходитчерез фильтр нижних частот на вход.устройства. ФормУла изобретенияУстройство задержки,содержащее первый и второй преобразователи уровня, аналоговый сдвиговый регистр, Фильтр нижних частот, генератор тактовых импульсов, причем вход устройства задержки соединен непосредственно со входом первого преобразователя уровня, а его выход соединен с первым входом аналогового сдвигового регистра, второй вход которого соединен с выходом генератора тактовых импульсов, вход генератора тактовых импульсов соединен с выходом второго преобразователя уровня, о тл и ч.а ю щ е е с я тем, что, с целью повышения помехоустойчивости и расширения частотного диапазона, в него введены третий преобразователь уровня, два корректирующих аналоговых сдвиговых регистра, две фазосдвигающих цепи, инвертор, дифФеренциальный усилитель, цепь смещения, при этом выход аналогового сдвигового регистра подключен ко входу третьего преобразователя уровня и ко входу инвертора, выход третьего преобразователя уровня соединен с первым входом первого корректирующего аналогового сдвигового регистра, третий вход которого соединен с выходом цепи смещения, выход инвертора подключен к первому входу второго корректирующего аналогового сдвигового регистра, вторые входы первого и второго корректирующих аналоговых/82 Тираж 988Вниипи Государственного комитетапо делам изобретений и открытий 35, Москва, Ж, Раушская наб.,ПодписноеСР Филиал ППП "Патентф, г. Ужгород, ул. Проектная, 4 сдвиговых регистров подключены к вы"ходу генератора тактовых импульсов,выходы первого и второго корректирующих аналоговых сдвиговых регистров соединены со входами первой ивторой Фазосдвигающих цепей, подключенных выходами к первому н второму входам дифференциального усилителя, выход которого соединен совходом фильтра нижних частот. источники информации,принятые во внимание при экспертизе