Устройство для подавления помехв накопителях

На чертеже приведена Функциональ ная схема устройства для подавления помех в накопителях.Устройство содэржит первый 1 и второй 2 О-триггеры, элемент 3 задержки,. элемент И-НЕ 4 и элемент5 НЕ 5, Одни из входов триггера 1 подключены соответственно к выходам элемента НЕ 5 и элемента 3 задержки, вход которого соединен с первым выходом триггера 1, а вход элемента 5 является информационнымвходом б устройства. Один вход элемента И-НЕ 4 подключен ко входу элемента ЧЕ 5, другой -к первым входу ивыходу триггера 2, а выход соединенс другим входом триггера 1, второй .выход которого подключен ко второмувходу триггера 2, второй выход и третий вход которого являются соответственно информационным выходом 7и управляющим входом 8 устроиства. 20Устройство для подавления помехв накопителях работает следующим ОбразомПосле включения питания триггер2 сбрасывается в исходное нулевоесостояние импульсом напряжения низкого логического уровня, поступающего по входу 8.На вход б подаетсясигнал (положительный импульс), у переднего.и заднего Фронтов которогоимеются помехи (ложные сигналы),какэто показано на чертеже. Подобноенаблюдается при воспроизведении(записи) инФормации с магнитногоносителя, с перфоленты (из-за вор-.систости отверстий) при Фотоэлектрическом способе воспроизведения ин" формации, при "дребезге" контактови в ряде других случаев, часто встречающихся на практике.Входной сигнал поступает на вход 40элемента И-НЕ 4. Так как на одном из входов данного элемента имеетсяуровень логической "единицыф (триггер 2 находится в нулевом состоянии),то в результате совпадения уровней 45 логической "единицы на входах эле-. мента И-НЕ 4 (в момент времени с ), на его выходе появляется сигнал низкого уровня, и триггер 1 устанавливается в единичное состояние,На втором выходе триггера 1 появляется уровень логической "единицы", передним Фронтом которого устанавливается в единичное состояние триггер 2, так как на втором входе этого триггера в данный момент времени имеется уровень логической "единицы" (триггер 2 находится до данного момента в нулевом состоянии).На втором выходе триггера 2, а следовательно, и на выходе, 7 устройства в момент временипоявляется сигнал логической "единицы (время Ц отличается от времени на время, необходимое для переключения элементов устройства). После 65 включения триггера 2 на один из входов элемента И-НЕ 4 поступает сигналлогического "нуля", запрещающий установку триггера 1.С момента включения в единичноесостояние триггера 1 сигнал нулевогологического уровня поступает на входэлемента 3 задержки. Устройство находится в таком состоянии несмотряна наличие ложных сигналов до тех пор,пока отрицательный сигнал с первоговыхода триггера 1, задержанный элементом 3 задержки, не поступает навход первого триггера 1. С поступлением отрицательного сигнала на входтриггер 1 сбрасывается в нулевоесостояние, и часть устройства, сос"тоящая из триггера 1 и элемента 3задержки, начинает восстанавливаться,т.е. ее элементы постепенно возвращаются в исходное состояние (например, разряжаются конденсаторы).Время восстановления элемента задержки не превышает времени его задержки. Выключение триггера 1 невлияет на триггер 2, который продолжает оставаться в единичном состоянии. Приходящий на вход б устройства первый низкий перепад положительного импульса (в момент времени й) инвертируется элементом НЕ 5и поступает на один из входов триггера 1, который переключается в единичное состояние, так как на его другом входе имеется уровень логической "единицы" (О 8).На втором выходе триггера 1 появляется уровень логической "единицы", который, поступая на один извходов второго триггера 2, положительным фронтом сбрасывает этот триггер в нулевое состояние, так как наего другом входе находится уровеньлогического "нуляф (триггер 2 находился в нулевом состоянии),На втором выходе триггера 2 ивыходе 7 устройства появляется сигнал логического "нуля"(момент вре"мени г), На входе б устройствапосле рассмотренного выше моментавремени с еще действуют ложныесигналы, однако на выходе 8 устройства они не появляются, так как состояние устройства не может измениться до тех пор, пока, после установления триггера 1 в единичное состояние сигнал логического фнуля"с первого выхода триггера 1, задержанный элементом 3 задержки, непоступает на вход этого же триггераС приходом на вход триггера 1 сигналалогического фнуляф триггер 1 сбрасывается в нулевое состояние, и устройство начинает восстанавливаться,подготавливаясь таким образом к приему следующего импульса.Параметры элемента задержки обычновыбираются в соответствии с длительностью входного импульса, а также5 830526 Составитель. В; ТехредЭ. Фанта новКорректор И. Ко ор м. Цитки Эаказ 3713/81 Тираж 645 ВНИИПИ Государственно по делам изобретени 113035, Москвау 3-35, РаушПодписноекомитета, СССРи открытийкая наб., д. 4/ ал ППП "Патентф, г. Ужгород, ул. Проектная,4 количеством и временным распределением ложных импульсов у переднего и заднего фронтов полезного сигнала.Преимушество данного изобретения . перед известным заключается в возможности применения его в качестве устройства для подавления ложных сигналов в накопителях без сущест- . венного изменения полезных сигналов, что позволяет расширить область применения устройства и обеспечить повышение надежности в. Устройствах эа писи или воспроизведения инФормации с различных носйтеЛей. Формула изобретения15Устройство Мля подавления помех в накопителях, содержащее первый триггер, элемент НЕ и элемент задержки, причем одни нз .входов нервого триггера подключены соответст- , 2 О венно к выходам элемента НЕ и элемента задержки, вход которого соединен с первым выходом первого триггера, а вход элемента НЕ является информационным входом устройства,о т л и ч а ю щ е е с я тем, что,с целью повышения надежности устройства, оно содержит второй триггер иэлемент И"НБ, один вход которогоподключен ко входу элемента НБдругой к первым входу и выходу второготриггера, а выход соединен с другимвходом первого триггера, второйвыход которого подключен ко второмувходу второго триггера, третий входи второй выход которого являютсясоответственно управляющим входом иинформационным выходом устройства.Источники информации,принятые во внимание прн экспертизе1. Патент Франции М 2038902,кл, С 11 В 5/00, опублик. 1971 г.2. Патент США в 3790821,кл. 307-247, опублнк. 1974 (прототип) .