Устройство для контроля логическихсхем

(П) Заявите ьяновский политехнический институт(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧСХЕМ достиг йство,Изобретение относится к электроизмерительной технике и может бытьиспользовано для проверки работы логическихсхем цифровых объектов автоматики и вычислительной техники.Известны устройства, содержащиедискриминатор, синхронизатор, блокистробирования, блок индикации, элементзадержки, К 5-триггер, переключательи логические элементы 11.Недостаток известных устройств за"1ключается в их сложности,Наиболее близким по техническойсущности к предлагаемому являетсяустройство для контроля логических1схем, содержащее двоичный счетчик,двухзвенные декодирующие сетки, суммирующие усипители и задающий генератор 2Недостаток данного устройства заключается в низкой точности и низкойчувствительности,Цель изобретения - повьппение точности и чувствительности. Поставленная цель ается тем, что в известное устро содержащее двоичный счетчик, задающий генератор, первый и второй суммирующие усилители, первую и вторую двухзвенные декодирующие сетки, выходы которых соединены с первыми входами соответственно первого и второго суммирующих усилителей, выходы которых подключены соответственно к первой и второй выходным клеммам, введены кольцевой счетчик, первый и второй интеграторы, логический ключ и шифратор, причем выход задающего генератора соединен со входом кольцевого счетчика, выходыпервого и третьего разрядов которого подключены соответственно к прямому и инверсному входам первого интегратора, выход ко" торого подключен ко второму входу пер вого суммирующего усилителя, выходы второго и четвертого разрядов кольцеlФвого счетчика через логический ключ соединены соответственно с прямым и24083 4 Устройство содержит задающий генератор 1, кольцевой счетчик 2, логический ключ 3, интеграторы 4 и 5, суммирующие усилители 6 и 7, двухзвенныедекодирующие сетки 8 и 9, двоичныйсчетчик 10, шифратор 11, входную клем.му 12 и г;зходные клеммы 13, 4, 15,16, 7 и 18.Устройство работает следующим образом,Дпя контроля проверяемой логической схемы (на чертеже не показана)ее входы подключаются к выходнымклеммам 15, 16, 17 и 18, с которыхснимаются коды столбцов и строк картыКарно. Контролируемый выход проверяемого логической схемы соединяетсяс входной клеммой 12, выходные клеммы 13 и 14 подключаются соответственно ко входам У и Х осциллографа (начертеже не показан). Синтез .знаков 0и 1 карты Карно производится функциональя 1 м способом. Путем последовательного интегрирования уровней напряжения, снимаемых с выходов кольцевого счетчика 2, на выходах интеграторов 4 и 5 формируются функциональные напряжения трапецеидальной фор 1 ы.Длительность каждого трапецеидальногосигнала равна трем периодам следования импульсов заДающего генератора,Причем сигнал, формируемый на выходеиинтегратора 5, оказывается задержанным на длительность одного периодаследования импульсов задающего генератора 1 по отношению к сигналу, сни-.маемому с выхода интегратора 4, Присинтезе знака 0 работают оба интегра 50 8 инвсрспым входами второго интегратора, выход которого подключен ко второму входу второго суммирующего усилителя, выход четвертого разряда кольцевого счетчика соединен со входом двоичного счетчика, выходы первого и второго разрядов которого соединены со входами первой двухзвенной декодирующей сетки и с соответствующими входами шифратора, а выходы третьего и четвертого разрядов двоичного счетчика соединены со входами второй двухзвенной декодйрующей сетки и с соотгветствующими входами шифратора, выходы которого подключены соответственно к третьей, четвертой, пятой и шестой выходным клеммам, а управляющий вход логического ключа подключен к входной клемме.На чертеже представлена блок-схема устройства. 1 О 15 20 25 30 35 40 тора 4 и 5, а при синтезе знака 1 поступающий на входную клемму 1.": сигнал от проверяемой логической схемы включает логический ключ 3, который шунтирует входы интегратора 5, и иа его выходе устанавливается постоянный уровень напряжения. По окончании .синтеза очередного знака содержимое двоичного счетчика .10 увеличивается на единицу. С выходов первого и второго разрядов двоичного счетчика 10 сигналы подаются на соответствующие входы двухзвенной декодирующей сетки 9, на выходе которой формируется подаваемое в канал Х адресное напряжение в виде возрастающей ступенчатой пилы. Аналогично с выходов третьего и четвертого разрядов двоичного счетчика 10 сигналы подаются на соответствующие входы двухзвенной декодирующей сетки 8, на вы-. ходе которой формируется подаваемое в канал У адресное напряжение в виде, падающей ступенчатой пилы. Оба адрес,ных напряжения на суммирующих усилителях б и 7 складываются с соответствующими функциональными напряжениями. и через выходные клеммы 13 и 14 подаются соответственно на входы У и Х осциллографа, Коды, снимаемые с выходов двоичного счетчика 10, шифратором 11 преобразуются в коды столбцов и строк карты Карно, которые через выходные клеммы 15, 16, 17 и 18 подаются на соответствующие входы проверяемой логической схемы.Устройство обладает высокой точностью и чувствительностью и обеспечивает получение устойчивых и одинаковых по форме сигналов при изменении параметров внешней среды. Формула изобретения Устройство для контроля логических схем, содержащее двоичный счетчик; задающий гейератор, первый и второй суммирующие усилители, первую и вторую двухзвенные декодирующие сетки, выходы которых соединены с первыми входами соответственно первого и второго суммирующих усилителей, выходы которых подключены соответственно к первой и второй выходным клеммам, о тл и ч а ю щ е е с я тем, что, с целью повышения точности и чувствительности, в него введены кольцевой счетчик,первый и второй интеграторы, логичес5 8240 кий ключ и шифратор, причем выход задающего генератора соединен со входом кольцевого счетчика, выходы первого и третьего разрядов которого подключены соответственно к прямому и инверсному входам первого интегратора, выход которого подключен ко второму: входу первого суммирующего усилителя, выходы второго и четвертого разрядов кольцевого счетчика через логический а ключ соединены соответственно с прямым и инверсным входами второго интегратора, выход которого подключен ко второму входу второго суь.мирующего усилителя, выход четвертого разряда кольцевого счетчика соединен со входом двоичного счетчика, выходы первого и второго разрядов которого со 83единены со входами первоЛ двухзвеннойдекодирующей сетки и с соответствующими входами шифратора, а выходы третьего и четвертого разрядов двоичногосчетчика соединены со входами второйдвухзвенной декодирующей сетки и ссоответствующими вхоцами шифратора,выходы которого подключены соответственно к третьей, четвертой, пятой ишестой выходным клеммам, а управляющий вход логического ключа подключенк входной клемме.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР9 551575, кл. 6 01 К 31/28, 1977.2. "Электроника", перев, с англ.,1.977, Оф .25, с. 60-61 (прототип)./б 5 ТирВНИИПИ Государствпо делам изобр 113035, Москва, ЖЗаказ 2101 ал ППП "Патент", г. Ужгород, ул. Проектна орректор Е. Рошкоодписное