Аналого-цифровой интегратор

Со 1 оа Советских Сфциалистнческих Реопублнк(23) Приоритет М 6 718 Государственный комитет 3) Опубликовано 07,03.81, Бюллетень95) Дата опубликования описания 07.03,81ло делам изобретений л открытий(54) АНАЛОГО-ЦИФРОВОЙ ИНТЕГРАТОР Изобретение относится к вычислительной технике и может быть использовано для интегрирования аналоговой информации с представлением результата вычисления как в виде цифрового кода, так и в виде напряжения.Известно, что при длительном интегрировании аналогового сигнала обычно осуществляется аналого-цифровое преобразование, а в качестве накопителя информации используется реверсивный счетчик 1.Если результат вычисления необходимо представить в виде напряжения, то для этой цели на выходе счетчика устанавливается преобразователь кода в напряжение,Основными недостатками такого устройства является существенное увеличение емкости реверсивного счетчика при длительном интегрировании и низкая помехоустойчивость, так как на вход реверсивного счетчика поступает числовой эквивалент текущего значения входного сигнала.Известно интегрирующее устройство, содержащее аналоговый интегратор, выполненный на базе операционного усилителя, в цепь обратной связи которого для устранения влияния дестабилизирующих факторов, введен цифровой повторитель и формирователь корректирующих сигналов 2. Недостатком такого устроиства являетсяограниченный динамический диапазон входных сигналов, обусловленный конечной величиной интегрирующего конденсатора и 5 величиной линейного участка характеристики операционного усилителя.Наиболее близким по технической сущности к изобретению является устройство, состоящее из последовательно соединенных 0 аналогового интегратора, блока сравнения,реверсивного счетчика и преобразователя кода в напряжение, причем выход сравнивающего устройства соединен с выходом обнуления аналогового интегратора, которое отвечает всем поставленным в данной задаче техническим требованиям, за исключением точности интегрирования при малых величинах входных сигналов 3.Целью изобретения является повышениеточности интегрирования аналого-цифрового интегратора.Это достигается тем, что в аналого-цифровой интегратор, содержащий последовательно соединенные аналоговый интегратор, 5 блок сравнения, первый реверсивный счетчик и преобразователь кода в напряжение, причем выход блока сравнения подключен к разрядному входу интегратора, введены формирователь временных интервалов, 0 блок сравнения временных интервалов, 812861 О второй реверсивный счетчик и дешифратор, соединенные последовательно, причем выход дешифратора подключен к выходу управления постоянной времени интегрирования аналогового интегратора и входу управления коэффициентом пересчета первого реверсивного счетчика, а выход блока сравнения соединен с вторым входом блока сравнения временных интервалов и входом формирователя временных интервалов.Блок-схема аналого-цифрового интегратора приведена на чертеже.Интегратор содержит последовательно соединенные аналоговый интегратор 1 с управляемой постоянной интегрирования (в качестве которого может быть использован операционный усилитель с коммутируемыми конденсаторами в цепи обратной связи), блок сравнения 2, реверсивный счетчик 3 с переменным коэффициентом пересчета, преобразователь 4 кода в напряжение, блок 5 ограничения шага интегрирования, подключенный к выходу блока сравнения 2.Блок ограничения шага интегрирования состоит из последовательно соединенных формирователя 6 временных интервалов, блока 7 сравнения временных интервалов, реверсивного счетчика 8 управления и дешифратора 9, причем выход блока 2 сравнения подключен к входу формирователя 6 временных интервалов, а также через последовательно соединенные блок 7 сравнения временных интервалов, реверсивный счетчик 8 управления и дешифратор 9 соединен с входом управления постоянной интегрирования аналогового интегратора 1 и с входом управления коэффициентом пересчета реверсивного счетчика 3 накопителя, а выход формирователя 6 временных интервалов соединен с другим входом блока 7 сравнения временных интервалов.Аналого-цифровой интегратор работает следующим образом, При подаче на вход аналогового интегратора 1 измеряемого сигнала напряжение на входе интегратора 1 изменяется в соответствии с выбранной постоянной интегрирования и поступает на вход блока сравнения 2, на другой вход которого поступает опорное напряжение. В момент равенства напряжений блок сравнения 2 срабатывает и выдает сигнал на разряд конденсатора аналогового интегратора 1 (или изменение направления интегрирования) и на вход реверсивного счетчика 3 накопителя для записи первого такта. После разряда интегрирующего конденсатора процесс возобновляется и повторяется циклически, при этом в реверсивный счетчик 3 накопителя происходит запись числа тактов аналогового интегратора. При изменении полярности входного сигнала происходит аналогичный процесс, но из реверсивного счетчика 3 накопителя вычитается число тактов аналогового интегратора 1. При необходимости, код старших разрядов 15 20 э 30 35 4 О 45 дд 9: 65 реверсивного счетчика 3 накошпеля преобразуется в аналоговый сигнал преобразовате.ем 4 кода В напря 5 кение.Постоянная интегрирования аналогового интегратора 1 выбирается исходя из заданного диапазона изменения входного сигнала, его частотного спектра, емкость накопи. теля и т. д. Верхний предел постоянной интегрирования ограничивается снижением тоИости при интегрировании малых величин входных сигналов, так как прп этом увеличивается шаг аналогового интегратора 1 и соответственно его точность из-за токов утечки интегрирующего конденсатора, дрейфа нуля операционного усилителя и т. д. Нижний предел постоянной интегрирования лимптируется из-за снижения точности интегрирования при больших величинах входного сигнала, так как прп этом возрастает суммарное время на разряд интегрирующего кон;1 енсатора (и п 1 изменение направления интегрирования). 1 хроме того, возрастает погрешность, обусловленная помехами на входе аналогового интегратора 1 из-за малого времени аналогового интегрирования,Для повышения точности интегрирования во всем диапазоне изменения входных сигналов введен блок 5 ограничения шага интегрирования аналогового интегратора, При вкл 1 очении устройства аналоговый иптегратОр 1 имеет посто 51 н 11 у 1 О интегрирования, соответствующую среднему значению диапазона изменения постояшьой интегрирования.Прц малой величине входного сигнала шагналог,".го пп 1 егратора 1 (время одного цикла) превышает заданный временной интервал, формируемыЙ в формирователе 6 временных интервалов, например, Одновибратором, запуск которого осуществляется импульсом с выхода блока 2 сравнения. Блок 7 сравнения временных интервалов формирует сигнал, уменьшающий постоянную интегрирования аналогового интегратора (например, отк;почая часть интегрирующих конденсаторов) и пропорционально увеличивающий коэффициент пересчета реверсивного счетчика 3 накопителя. Формирование сигнала управления в блоке 5 ограничения шага интегрирования осуществляется через реверсивный счетчик 8 управления и дешифратор 9, причем при включении устройства в старший разряд счетчика 8 управления записывается единица.В случае дальнейшего уменьшения входного сигнала время одного цикла аналогового интегратора 1 снова превышает заданный временной интервал и в реверсивный счетчик 8 управления запишется следующий импульс, который через дешифратор 9 установит новое, меньшее значение иостояпной и новый коэффициент пересчетасчетчика 3 и т. д.811286 Фо р мул а изобретения Корректоры: Н. Федорова и Л, Слепая Гонч гавитель С. Бела едакто каз 36411 Изд. Ме 201 Тираж 749 ПодписноеПО Поиск Государственного комитета СССР по делам изобретений и открыпш113035, Москва, Ж, Раушская наб., д. 415 биография, нр. Сапунова, 2 Прп увеличении величины входного сшнала происходит обратпь 1 й процесс, т. е. если шаг аналогового интегратора 1 уменьшится до другой границы заданного временного интервала из реверсивного счетчика 8 управления списывается единица и через дешифратор соответствующий сигнал подключит дополнительный интегрирующий конденсатор ц уменьшит коэффициент пересчета реверсивного счетчика 3 накопителя.Таким образом, во всем диапазоне изменения величины входного сигнала аналоговый интегратор 1 работает при оптимальной величине интегрирующего конденсатора и этим обеспечивается высокая точность интегрирования. Аналого-цифровой интегратор, содержащий последовательно соединенные аналоговый интегратор, блок сравнения, первый реверсивный счетчик и преобразователь кода в напряхкение, причем выход блока сравнения подключен к разрядному входу интегратора, о т л и ч а ю щ и й с я тем, что, с целью повышения точности интегрирования, внего введен формирователь временных интервалов, блок сравнения временных интервалов, второй рсверспвный счетчик и де 5 шифратор, соединенные последовательно,причем выход дешцфратора подключен квходу управления постоянной времени интегрирования аналогового интегратора и квходу управления коэффп 1 Ц 1 ентом пересче 10 та первого реверсивного счетчика, а выходблока сравнения соединен со вторым входом блока сравнения временных интервалов ц входом формирователя временныхинтервалов.15 Источники информации,прццятые во внимание прц экспертизе1. Смолов В. Б. и др, Цифро-аналоговыйинтегратор, Аналоговая и аналого-цифровая вычислительная техника, - М.: вып. 5,20 Советское радио, 1973, с, 139.2, Патент США,Зб 33004, кл. 235 -150.51, опублцк. 1972.3. А. И. Годунов ц др. Электронный шаговый интегратор, Аналоговая и аналогоцифровая вычислительная техника, - М.;вып. 6, Советское радио, 1973, с. 190 (прототип).