Устройство для интегрирования в системе остаточных классов

Ф мЯВ 4цс ( .Лм ъ 737961 О ПИЗОБРЕТЕНИЯ Союз Советских СоциалистическихРеспубликК АВТОРСКОМУ СВИ ЕТИЛЬСТВУ(51)М, Кл.2 с присоединеиЫем заявки М 2584 294/18-24 6 Об 6 7/18 Государстееииый комитет СССР по дедам изобретеяий и открытийДата опубликования описания 300580(72) Авторы изобретения М,В.Синьков и В.Н.Груц Институт электродинамики АН Украинской ССР(54) УСТРОЙСТВО ДЛЯ ИНТЕГРИРОВАНИЯ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ Изобретение относится к аналоговой.использовано для, интегрированияпеРеменных, представленных по любому, заранее выбранному, модулю сисьтемы остаточных классов (СОК).Известно устройство для интегрирования решаемых переменных при:из интегрирующего усилителя, схемсравнения, транзисторного ключа,триггера и счетчиков опорного и компенсационного напряжения (11.В этом устройстве уменьшена погрешность, связанная с задержкой,вносимой разрядом конденсатора обратной связи,цнако погрешность, связаннаяс задержкой на включение цепи разряда: конденсатора обратной связи, фне уменьшена,.Кроме того, это устрой"ство громоздко и не позволяет работать с входными сигналами обоихзнаков.. Известно также устройство для,интегрирования в СОК, состоящее иэинтегрирующего усилителя, тринистора и источйика опорного напряжения (23,В этом устройстве не приняты специальные меры для исключения задержки на включение цепи разряда конденсатора обратной связи, Устройство также не позволяет работать с входными сигналами обоих знаков.Наиболее;близким по технической сущности является устройство для интегрирования в системе остаточных классов, содержащее интегрирующий усилитель, выход которого через последовательно соединенные токоограничивающий резистор и электронный ключ соединен с суммирующим входом интегрирующего усилтттеля, и схемй сравнения, первые входы которых подключены к выходу интегрирующего усилителя, а вторые входы схем сравнения соединены соответственно с разноименными полюсами источников напряжения (3),.Это устройство позволяет работать с входными сигналами обоих знаков.Однако ойо обладает низкой точ,ностью из-за большой задержки на .включение цепи разряда конденсатора обратной связи. В эту задержку входят время срабатывания одной изсхем сравненийи время включенияэЛеКтРомагнитного реле. Кроме того,данное устройство обладает низкойнадежностью из-за присутствия электромеханических контактов.Цель изобретения - повышение точности интегрирования.Поставленная цель достигаетсятем, что в устройство введены диф- .ференциатор и элемент ИЛИ, входыкоторого подключены к выходам схемсравнения, выход элемента ИЛИ под-ключен к управляющему входу электронного ключа, а дифференциаторвключен между выходом интегрирующе го усилителя и другими полюсамиисточников напряжения,15 Йа чертеже представлена Функциональная схема устройства для интегрирования в системе остаточныхклассов.Устройство для интегрированияв СОК содержит интегрирующий усилитель 1 с конденсатором 2 в цепиобратной связи и резистором 3 навходе, электронный ключ 4, токоограничивающий резистор 5, элемент б ИЛИ,дифференциатор 7, источники 8 и 9напряжения, задающие выбранный модульСОК, схемы 10 и 11 сравненйя,Вход дифференциатора 7 соединенс выходом интегрирующего усилителя1, а Выход - с разноименными полю-сами обоих источников 8 и 9 напряжения, вторые полюса которых соеди-нены с входами схем 10 и 11 сравнения, выходы схем 10 и 11 сравненияподключены ко входам элемента б ИЛИ,соединенного своим выходом с управляющим входом электронного ключа 4,нормально разомкнутые контакты кото-,рого включены последовательно с токоограничивающим резистором 5 в обратную связь интегрирующего усилителя 1,Устройство для интегрированияв СОК работает следующим образом.В начальном положении, когданапряжение на входе О .равно нулю,напряжения на выходе интегрирующегоусилителя 1 и дифференциатора 7также равны нулю, на выходах схем10, 11 сравнения и элемента б ИЛИтакже информационный. нуль.Следовательно, электронный ключ 4разомкнут,В этом положении, если необходимо,осуществляется ввод начальных значений на конденсатор 2 (цепи ввода начальных значений, а также цепи пускаи останова условно не показаны).При подаче входного напряженияОь вначале интегрирование осуществляется обычным путем. Любая из схем босравнения срабатывает только тогда(выдает на выход информационную .единицу), когда напряжения на еевходах сравняются и по знаку и поамппитуде.д 5Схема 10 сравнения определяетмомент сравнения положительныхнапряжений, т.е., когдас 1 О вььык Пр К 1 1(1) п 3 р р 1;выбранный модуль СОК;масштаб по р 1;коэффициент передачи дифФеренциатора. где 0 р =.р 1т р(К Схема 11 сравнения срабатывает при сравнении отрицательных напряжений,Величины т (1 р, задаются при помощи источников 8 и 9 напряжений.Задержка на включение цепи разряда конденсатора обратной связи равна сумме времени срабатывания одной из схем 10 или 11 сравнения, времени передачи информации через элемент б ИЛИ и времени срабатывания элект- ронного ключа 4, Эту задержку можно считать величиной постоянной и рав-. ной Сз. Если коэффициент передачи цифференциатора 7 к равен времени ЗаДеРжки 1 З,то момент начала сРабатывания любой из схем 10 или 11 сравнения автоматически упреждается точно на величину задержки С (при условии, что входное напряжение 0 представлено в квантованном виде),Если квант входного напряжения равен ( - 0), тогда напряжение Б до момента срабатывания любой их схем 10 или 11 сравнения определяется по Формуле(1( = -К К (1 (4)При сравнении формул (3) и (4), видно, что , если К = Ф абсолютные значениял 0 и 09 совпадают. Это означает, что в схеме автоматически происходит вычитание величины ь О нз Бр;, обеспечивающее требуемый момент упреждения по времени на величинуПрименение предлагаемого устройства позволяет повысить точность интегрйрования эа счет исключения задержки на включение цепи разряда конденсатора обратной связи для(2) где к - коэффициент передачи интегри- .рующего усилителя 1,.При такой форме напряжения 0 ,яачало срабатывания любой из схем 10 или 11 сравнения упреждается точно на величину времени задержки 1 если амплитуда напряжения Б ,в момент начала срабатывания меньше напряжения Пр, на величину.ь г= К 11 Ф. (3)С другой стороны, при подаче напряжения (3) на вход дифференциатора 7 напряжение на его выходе равноФормула изобретения и Составитель С.Бел Техред О,Легеза рЕктор М.Шарощи ор Л.Веселовская 51го комитета СС ий и открытий аушская наб Тираж ПНИИПИ Государственн по делам изобрете 113035, Москва, Ж, Заказ 256 5 лиал ППП Патент, г, Ужгород, ул, Проектная входных функций представленных вквантованном виде,устройство для интегрирования в системе остаточных классов, содержащее интегрирующий усилитель, выход которого через последовательно соединенные токоограничивающий резистор иэлектронный ключ соединен с суммирующим входом интегрирующего усилите О ля,и схемы сравнения, первые входы которых подключены к выходу интегрирующего усилителя, а вторые входысхем сравнения соединены соответственно с разноименными полюсами - 15 источников напряжении, о т л и ч а ю - щ е е с я тем, что, с целью повыщения точности интегрирования, в авво введены дифференциатор и элемент Ийй, входы которого подключены Ы выходам схем сравнения, выход элемента ИЛИ,подключен к управляющему входу электронного ключа, а дифференциатор включен между выходом интегрирующего усилителя и другимй полюсами источникоЬ напряжения. Источники информации,.принятые во внимание при экспертйзф1. Авторское свидетельство СССР9249072 кл, 0 06 0 7/1 8, 1968,2, Авторское свидетельстно СССР.Р 437090, кл., С 06 С 7/18, 1972.3. Авторское свидетельство СССР.9233299, кл. 6 06 6 7/18, - 196.7