Аналоговое запоминающее устройство

нулевого потенциала, другая обкладка конденсатора подключена к неинвертирующему входу дифференциального усилителя, ключ, например транзистор, выход дифференциального усилителя соединен с базой транзистора, эмиттер транзистора соединен с отрицательной шиной питания, первый резистор, один вывод которого подключен к положительной шине питания, второй резистор., один вывод которого подключен к другой обкладке конденсатора, введены два элемента стабилизации, например стабилитроны, третий и четвертый резисторы, один вывод третьего резистора соединен с первым входом питания дифференциального усилителя, с коллектором транзистора и анодом первого стабилитрона, катод которого соединен с выходом устройства, с инвертирующим входом дифференциального усилителя и с анодом второго стабилитрона, катод второго стабилитрона подключен к другому выводу первого резистора, к одному из выводов четвертого резистора и второму входу питания дифференциального усилителя, другой вывод второго резистора подключен к другим выводам третьего и четвертого резистора.На чертеже изображена электрическая схема предложенного устройства.Устройство содержит накопительный элемент, например конденсатор 1, дифференциальный усилитель 2, ключ, например транзистор 3, элементы стабилизации, например стабилитроны 4 и 5, элемент нагрузки, например первый резистор 6, компенсирующий элемент, например второй резистор 7, делитель напряжения, выполненный на третьем и четвертом резисторах 8 и 9. Вход устройства подключен к неинвертирующему входу усилителя 2 и обкладке конденсатора 1. Выход усилителя 2 соединен с базой транзистора 3, в нагрузочной цепи которого последовательно соединены стабилитроны 4 и 5 и резистор 6, Вход делителя напряжения шунтирует стабилитроны 4 и 5, а выход через резистор 7 образует цепь компенсации разряда конденсатора 1. Шины питания дифференциального усилителя 2 подключены к входу делителя. Инвертирующий вход дифференциального усилителя 2 подключен к точке соединения стабилитронов 4 и 5 и является выходом устройства.Устройство работает следующим образом.При заряде конденсатора 1 до напряжения 11 вна выходе усилителя 2 появляется напряжение, управляющее транзистором 3, который открывается или закрывается в зависимости от полярности входного напряжения до тех пор, пока не сравняются потенциалы входов дифференциального усилителя 2, при этом 11 вых будет равно БвхНапряжение питания дифференциального усилителя 2 снимается со стабилитронов 4 и 5 и стабилизировано относительно уровня запоминаемого напряжения, следовательно, и входное напряжение усилителя 2 и входной ток постоянны на всем диапазоне работы. Этот ток компенсируется током компенсации, подбираемым с помощью делителя напряжения, в качестве которого может быть использован потенциометр.Предлагаемое устройство проще известных и обладает высокими точностными характеристиками и большим временем хранения. 310 Формула изобретения Аналоговое запоминающее устройство, содержащее накопительный элемент, например, конденсатор, одна обкладка которого соединена с шиной нулевого потенциала, другая обкладка конденсатора подключена к нгинвертирующему входу дифференциального усилителя, ключ, например транзистор, выход дифференциального усилителя соединен с базой транзистора, эмиттер транзистора соединен с отрицательной шинои питания, элемент нагрузки, например первый резистор, один вывод которого подключен к положительной шине питания, компенсирующий элемент, выполненный на втором резисторе, один вывод которого подключен к другой обкладке конденсатора, отличаюиееся тем, что, с целью повышения точности и увеличения времени хранения устройства, в него введены два элемента стабилизации, например стабилитроны, делитель напряжения, выполненный на третьем и четвертом резисторах, один вывод третьего резистора соединен с первым входом питания дифференциального усилителя, с коллектоИсточники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР504248, кл. 6 11 С 27/00, 12.09.74.2. Авторское свидетельство СССР453740, кл. 6 11 С 27/00, 06.12.72 (прототип) . ром транзистора и анодом первого стабилитрона, катод которого соединен с выходом уст 4 р,ройства, с инвертирующим входом дифференциального усилителя и с анодом второго стабилитрона, катод второго стабилитрона подключен к другому выводу первого резистора, к одному из выводов четвертого резистора и второму входу питания дифференциального усилителя, другой вывод второго резистора подключен к другим выводам третьего и четвертого резисторов.736173подСоставитель А. Воронин Редактор Е. Гончар Техред К. Шуфрич Корректор Г. Назарова Заказ 2433/40 Тираж 662 Подписное ЦНИИ ПИ Государственного комитета СССРпо делам изобретений н открытий113035, Москва, Ж - 35, Раушская наб., д. 4/5Филиал ППП Патент г. Ужгород, ул. Проектная, 4