Буферное запоминающее устройство

/189(0 Государственнвй комитет СССР оо делам нэооретеннй н отритой(71) Заявитель НОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТ а тройство с тредержащее четьИзобретение относится к автоматике и предназначено для накопления инфор :мационных сигналов в порядке их поступления.Известно устройство, содержащее груп пы последовательно соединенных запоми- нающих ячеек и соответствующие каждой такой группе управляющие ячейки 11.Однако в этом устройстве необходимо использование для накопления последова тельно поступающей на вход информации двух запоминающих ячеек для накопления соответственно нулевой и единичной информации. Кроме этого, последовательное прохождение информационного сигнала через группы запоминающих ячеек в соответствующую запоминающую ячейку, а так же необходимость стробирования момента подключения на запись следующей запомин ющей ячейки, после записи в предыдущую запоминающую ячейку, снижают быстродействи е устройства.Известно также усвнешними входами, со тре трехвходовых элемента И-НЕ для положительных сигналов, два из которых образуют трщтер с раздельными входами, а два других подключены ко входам триггера, выходы которого подключены к попарно соединенным входам двух других элементов И-НЕ 2.В таком устройстве отсутствует фиксация момента окончания нокоплення информации, что не позволяет без дополнительного устройства управления использовать такие ячейки для накопления иыформа ционных сигналов в порядке их поступления., Наиболее близким техническим решением к изобретению является буферное запоминающее устройство, содержащее группу последовательно соединенных каскадов, в каждый из которых входит запоминающая и управляющая ячейки 3.Недостатками такого устройства являются низкое быстродействие вследствие рередачи информации в соответствующую запоминающую ячейку через предшествую3 71606щие такие ячейки, сложность управляющейячейки, в которэй необходим подбор элементов для достижения максимально возможного для этого устройства быстродействия, а также низкая надежность из-завозможной потери информации при переносе ее в соответствующую запоминающуюячейку вследствие независимой работызапоминающих и управляющих ячеек,Целью. изобретения является повышения 10быстродействия и надежности устройства.Это достигается тем, что каждая управ"ляющая ячейка выполнена на элементахИ-ИЛИ, первый и второй входы первойгруппы входов элементов И-ИЛИ соединены с выходами первого и второго элемен-тов И-НЕ каждой запоминающей ячейки,третьи входы первой группы входов элементов И-ИЛИ. соединены с управляющейшиной, а выходы элементов И-ИЛИ, крове. первых, соединены с первым входомвторой группы входов элементов И-ИЛИ,с третьими входами третьего и четвертого: элементов И-НЕ и со вторым входомвтррой; группы входов предыдущих элементов" ИмИЙИ, второй вход второй группывходов последних элементов И-ИЛИ является входом установки устройства в исходное состояние, а выход первых элеменговИ-ИЛИ соединен с первым входом второй ЗОгруппы входов данного элемента и с управляющей шиной. 3перепада на схеме И-НЕ, связанной с другой информационной шиной, по которой вданный момент информация не поступает,соответствует окончанию работы запоминающей ячейки. Этот перепад поступаетна первую группу входов элемента И-ИЛИ,куда поступает и входной сигнал, Такимобразом, управляющая ячейка сработаеттолько после окончания входного сигнала,фпри этом на выходе ееустановится уровень 1, который разрешает запись следующего информационного сигнала, поступающего в устройство, в запоминающуюячейку предыдущего каскада,Запись в остальные ячейки проводитсяаналогично, Уровень 1" на выходе управ- .ляющей ячейки первого каскада указывает на окончание записи информации во всеустройство, По окончании обработки информации, поступившей в устройство, по шине подготовки устройства к приему подается отрицательный импульс, и устройствоустанавливается в исходное состояние.Предлагаемое буферное запоминающееустройство благодаря использованию в качестве управляющей ячейки элементов И-ИЛИ, соединенных с соответствующими запоминающими ячейками и входной управшющей шиной, обладает более высоким быстродействием и надежностью по сравнению с известным, а также некритично кразбросу параметров входящих. в него элементов, т.е. не требует их подбора.На чертеже дана структурная схемабуферного запоминающего устройства, 35Оно содержит запоминающие ячейки 1,соединенные с входными Я и Я и вы. ходными шинами, а также с соответствуюшими управляющими ячейками 2, соединенными со входной управляющей шиной 5-Я, ф-которай "блужит-дли пбдачи сигнала о на-личии информации на входе усгройства.Устройство работает следующим образом.В исходном состоянии на входных ши 45нах, а также на выходах запоминающихячеек 1 установлен уровень 1"; на первых и вторых входах первых групп входов,а также на выходах управляющих ячеек 2установлен уровень О",ЯПри подаче сигнала по одной из входных информационных шин .5 или й, атаКже сигнала 5-по входной управлякщейшйне информаций записывается"-впоследнюю запоминающую ячейку. При этом55на выходах трехвходовых схем И-НЕ этойзапоминающей ячейки появляется йоложителъный перепад, причем появление такого формула изобретен ия Буферное запоминающее устройство, со держащее управляющие и запоминающие ячейки, причем каждая запоминающая ячейка выполнена на четырех трехвходовых элементах И-НЕ, первые входы первых и вторых элементов И-НЕ подключены к со-, ответствующим входным информационным шинам, первый вход третьего элемента И-НЕ подключен ко вторым входам первого, второго и выходу четвертого элементов И-НЕ, первый вход четвертого элемен та И-НЕ подключен ко второму входу третьеГо И .третьим входам первою и второго элементов И-НЕ, а выход второго элемента И-НЕ соединен со входом четвертого элемента И-НЕ, о т л и ч а ющ е е с я тем, что, с целью повышений надежности и быстродействия устройства, каждая управляющая ячейка выполнена на элементах ИИЛИ, при этом первый и вто рой входы первой группы входов элемен716063 авитель Е, Клиотед Н. Ковалева Корректо ешетннк Ч, Клюкина Подписноеитета СССРрыти йкаи наб., д, с/6 34/44 Тираж 662 БНИИПИ Государственного копо делам изобретений и о 13035, Москва) Ж) Рауш Заказ 9 ПП "Патент", г. Ужгород, ул. Проектная, 4 Ф илие тов И-ИЛИ соединены с выходами первого и второго элементов И-НЬ каждый звпоминвющей ячейки, третьи входы первойгруппы входов элементов И-ИЛИ соединены с управлякцей щиной, а выходы элементов И-ИЛИ, кроме первых, соединеныс первым входом второй группы входовэлементов И-ИЛИ, с третьими входамитретьего и четвертого элементов И-НЕ исо вторым входом второй группы входовпредыдущих элементов И-ИЛИ, второйвход второй группы входов последних элементов И-ИЛИ является входом уствновки устройства в исходное состояние,авыход первых элементов ИЛИ соединенс первым входом второй групп 7 ъ 7 входовданного элемента и с управляющей шиной. Источники информации,принятые во внимание при экспертизе 1, Патент США М 2588847) кл. Я 11 С 7/00, 19/00, 1971. 2. Авторское свидетельство СССР М 340085) кл. Н 03 К 17/26) 1971. 3. Патент Великобритании Я 1293032,кл, б 11 С 9/00) 1972 (прототип).