Цифровой умножитель частоты

САНИ ЕТЕНИЯУ СВИДЕТВЛЬ.СТЭУ Союз СоветскихСоциалистическиРеспублик АВТОР СКО Дополнительное к авт. свна.ву) Заявлено 15.08.77 (присоединением заявк Кл3 В 19/10 Государственный квинтет СССР нв делам нзабрвгвннЯ н вткрмтнй(71) Заявитель ИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТ вышение точности у Изобретение относится к радиотехнике и мо. жет использоваться в информационно-измери.тельных системах различного назначения.Известен цифровой умножитель частоты, содержащий последовательно соединенные форми. рователь импульсов, блок управления, первый 3 вентиль, первый делитель частоты, выход которого подключен к второму входу блока управления, первый регистр памяти, первую схему переноса, второй делитель частоты н элемент И, к выходу которого, являющемуся выходом 10 цифрового умножителя частоты, подключен через элемент ИЛИ другой вход первой схемы переноса, последовательно включенные меж. ду выходом первого и другим входом второго делителя частоты второй регистр памяти, дру- . 15 гой вход которого соединен с входом второго и выходом первого вентилей, вторая схема переноса, друГой вход котомкой соединен с выходом элемента И, параллельный сумматор, другой вход которого соединен с выходом третьей схе мы переноса, триггер задержкй и третий вентиль, а также генератор импульсов эталоннон частоты, выход которого соед 1 щен с вторыми входами триггера задержки, первого и третьего вентилей, при этом выход блока управлениясоединен с входом третьей схемы переноса, свторыми входами второго вентиля М элементаИЛИ и с третьим входом третьего вентиля 111.Однако данный умножитель имеет невысокуюточность умножения.Цель изобретения - помножения.Для этого в цифровом умножителе частоты,содержащем последовательно соединенные формирователь импульсов, блок управления, первый вентиль, первый делитель частоты, выходкоторого подключен к второму входу блокауправления, первый регистр памяти, первуюсхему переноса, второй делитель частоты и элемент И, к выходу которого, являющемуся выходом цифрового умножителя частоты, под. ключен через элемевгг ИЛИ другой вход первой схемы переноса, последовательно включенные между выходом первогои другим входом второго делителем частоты второй регистр памяти, другой вход которого соединен с входом вто. рого н выходом первого вентилей, вторая схе3 69060ма переноса, лругсй вход которой соединен свыходом элемента И, параллельный сулвматор.другой вход которого соединен с выходомтретьей схемы лереввоса, триггер задержки итретий вентиль, а также генератор импульсовэталонно частоты, выход которого соединен свторыми входами триггера задержки, первогои третьего вентилей, при этом выход блока управления соединен с входом третьей схемы переноса; с вторыми входами второго вентиля и воэлемента ИЛИ и с третьим входом третьеговентиля, между выходом второго вентиля ийругим входом третьей схемы переноса включены последовательно соединенные триггер и регистр сдвига, вторые входы которых подклю. В 5чены к выходу блока управления, при этом тре тий вход блока управления соединен с выходомпараллельного сумматора.На чертеже изображена структурная электрическая схема предложенного умножителя, 20Цифровой умножитель частоты содержит формирователь 1 импульсов, блок управления 2,вентили 3, 4, 5, делитевви 6, 7 частоты, регистры 8, 9 памяти, схемы переноса 10, 11, 12, эле-мент И 13, элемент ИЛИ 14, параллельный сум. 25матор 15, триггер 16 задержки, генератор 17 иМпульсов эталонной частоты, триггер 18 и регистр19 сдвига.Умножитель работает следующим образом.В исходном состоянии регистры 8, 9, 19, де 30лители 6, 7, а также триггеры 16 и 18 нахо.дятся в нулевом состоянии. Все вентили 3, 4,5 закрытьв, Коэффициент деления делитеЛя 6устанавливаем равным К. При нажатии кнопкииск, находящейся в блоке управления 2, 35подготавливается к работе формирователь 1.При переходеумнбжаемого сигнала", имеющегочастоту 1, черезнулевое значение, блок упраВления 2 вырабатывает сигнал Ч что приво.дит к открытию вентилей 3 и 4. Импульсьв с 40частотой 1 о начинают поступать в делитель 6и регистры 8 и 19. При поступлении первоговыходного импульса иэ делителя 6 на входблокауправления 2, последний вырабатываетсигнал Ч по которому вентиль 4 закрывает 45ся. Таким образом, в регистре 19 зафиксировак К но исл , если К - чее число илиесли К - йечетввое чисЛо,Следующим импульсом Чг блока управления2 содержимое регистра 19 переносится в парал.50лельный сумматор 15. За время первого нерио.да Т, = -- импульсы с частотой 10 поступа.Ьют н"прерывно как в делитель 6, так и в ре 55. гистр 8, но с каждым выходным импульсомделителя 6 показания регистра 8 сбрасываются в нуль, В итоге к концу первого периода внем бчлет заФиксировано число Лл, наковцвен 9 4нос эа промежуток времени от молвента послед.него нв 1 входного импульса делителя 6 до концапервого периода Т, То жесамое число Лпбудет зафиксировано и в делителе 6.В регистр 9 поступают выходные импульсыделителя 7 и к концу первого периода в нембудет зафиксировано число По окончании периода Тв блок управления 2 вырабатывает сигнал Ч который закрывает, вентиль 3, открывает вентиль 5 и переносит показания регистра 9 в делитель 7, а показания регистра 8 в параллельный сумматор 15. Если (+ - Ьп) для четного К, или ( - Ьвв) дляг нечетного К, записанное в параллельном сумма. торе 15 больше нуля, то на его выходе импульса не будет. После второго выходного импуль. са элемента И 13 операция ввода ц в делитель 7 и Ьп в параллельный сумматор 15 повторяется, Если число ( --- Ьп) О, то на выходеКпараллельного сумматора 15 импульса опять не будет.По мере увеличенйя числа выходных импульсов элемента И 13 Может оказаться, что при некотором числевеличина (-4; - Жвз) станет меньше Йуля, что Ввриведет к появлению импульса на входе парайлельного сумматора 15, который поступйт в блок управления 2. С выхбда йоследнвго на регистр 19 поступает импульс Ч который осуществит сдвиг его показаний в сторбйу старВйего разряда (влево) и пе. репишет информацию с триггера 18 в младший разряд регистра 19, Таким образом, в регистре 19 будет записанкод числа К, Следующий им пульс Чп блока управлеввия 2 перепишет показания регистра 19.в параллельный сумматор 15 и, следовательно, в нем будет записано поло. жительное число ( - -к - вй), если К - четное3.ЗК. 4число и ( -- ВЬп ), есвгл К - нечетное чис ло. Одновременно выходной импульс парал лельного сумматора 15 через триггер 16 закрывает на некоторое время вентиль 5, ввиду чего очередной импульс с частотой Фо через этот вентиль 5 не пройдет, а осуществит переброс триггера 16 в исходное состояние, который в свою очередь вновь откроет вентиль 5, В ре. зультате этой операции будет осуществлена коррекция положения выходного импульса умно- жителя, при этом погрешность не будет пре. вышать То/2Предложенный цифровой умножитель час тоты имеет максимальную абсолвотную ввогреш. ность смещения То/21 то есть являетсяболее690609 6торого соединен с выходом третьей схемы пере.носа, триггер задержки и третий вентиль, а также генератор импульсов эталонной частоты, вы.ход которого соединен с вторыми входамие триггера задержки первого н третьего вентилей,при этом выход блока управления соединен свходом третьей схемы переноса, с вгорымнвходамн второго вентиля и элемента ИЛИ ис третьим входом третьего вентиля, о т л и ч аю щийс я тем, что, с целью повышения точ.ности умножения, между выходом второговентиля и другим входом третьей схемы переноса включены последовательно соединенныетриггер и регистр сдвига, вторые входы кото.рых подключены к выходу блока управления,при этом третий вход блока управления соеди.нен с выходом параллельного сумматора. Цифровой умножитель частоты, содержащий последовательно соединенные формирователь им. пульсов, блок управ.текил, первый вентиль, первый делитель частоты, выход которого под. 1 О ключсн к второму входу блока управления, первый регистр памяти, первую схему переноса, второй делитель частоты и элемент И, к выходу которого, являющемуся выходом цифрово. го умножителя частоты, подключен через зле 15 мент ИЛИ другой вход первой схемы переноса, последовательно включенные между выходом первого и другим входом второго делителей частоты второй регистр памяти, другой вход которого соединен с входом второго и выходом 20 первого вентилей, вторая схема переноса, дру.гой вход которой соединен с выходом элемен. та И, параллельный сумматор, другой вход коШИИ 11 И Заказ 5980/52 Подннсное Тираж 060 Филиал П 11 П "Иатсп 1", . Уж 1 орол, ул, 1 роектная, 4 точным по сравнению с известными умножи.тслями,Формула изобретения Источники информации, принятые во внима-ние прн экспертизе1. Заявка Юе 2336740/18-09, кл, Н 03 В 19/10,1976, ло которой принято решение о выдачеавторского свидетельства.