Коммутатор

)М. Кл, Н 03 К 17/66 присоединением заявк23) Приоритет -ГесуфавстййииьВ иеьВт ссср ив дззан изЮрейиий и оирытий(72) Авторы изобретено А. 3. Иванников и А. Д. Кравцов 71) Заявитель 4) КОММУТАТОР Изобретение касается вычислнтельпой техьп 1- ки. Оно предназначено, например, для управле. ния матрнцей постоянного, электрически программируемого запоминающего устройства про-извольной емкости.Известен коммутатор, каждый разряд которого выполнен на двух и - р - н транзисторах н резисторах, причем эьпптеры транзисторов объединены между собой и соединены с шиной нулевого потенциала, коллекторы также объединены межлу собой и подключены к выходу устройства и через резистор - к шине питающ, а базы транзисторов связаны через резисторы с соответствующими входамн селектора.К недостаткам данного устройства относятся сравнительно высокое напряжение питания и высокое потребление тока от источника атталия,Известен также коммутатор содержащий в каждом разряде два и - р - и транзистора, эмил;еры и коллекторы которых объединены, прн этом коллекторы, подключены к выходу коммутатораОднако этот коммутатор также имеет высокое напряжение питания и повышенное потребление тока. Цель изобретения - снижение потребляемоготока н напряжения питания,Это достигается тем, что в коммутатор, содержащий и каждом разряде два и - р - н транзистора,5змиттеры и коллекторы которых объединенымежду собой, при этом коллекторы соединены свыходом коммутатора, в каждый разряд допол 1 нггельно введены два инжектнрующих р - п - ртранзистора, коллекторы которых объединены10с базами соответствующих п - р - н транзисторови подключены к соответствующим входам ком.мутатора, эмиттеры р - п - р транзисторов соеди.иены с соответствующими шинами питания, ба.зы р - и - р транзисторов объединены и нрисоеди.иены к объединенным эмиттерзм и - р - и транзис 15торов и к шине нулевого потенциала.На чертеже приведена принцнянзльная схемакоммутатора.В разряде коммутатора коллекторы и - р - п2 Отранзисторов 1 н 2 объединены и соединены свыходной шиной 3. Эмиттеры этих же транзисторов объединены и соединены с шиной нулево.го потенциала 4 и с бзэзмн инжекгирующнхр-и-р транзисторов 5 и 6, Бззз и-р-п транзис.3 6847 тора 1 объединена с коллектором р - и - р транэис. тора 5 и присоединена к выходной шине 7. База и-р-п транзистора 2 объединена с коллекто ром р-п-р транзистора 6 и с входной шиной 8, Эмнттер р - и-р транзистора 5 подюцочен к шине5 питания 9, а эмиттер р - п-р транзистора 6 - к шине питания - записи 10. Входная шина 7 слу. жит для адресной выборки при считывании, а ши. на 8 - для. управления поразрядной выборки лрн записи, Шины питания 8 и 10 подключены к общему источнику постоянного нитряжения (М в),причем шина 9 предназначена для работы коммутатора в режиме счнтъвакия и хранения ннформации, а ппяа 10 - в режиме записи информщиис последующим отключением, сто снижает потреб. 5 ляемую разрядом мощность. В соответствтн с укаэанными выше режимами работы, транзисто. Ры 2, б выполнены бопее мощными по сравне. нию с транзисторами 1, 5. Разряд коммутатора предусмжривает работу и режиме записи и считывания информации в запоминающую матрицу, Режим записи информации предусматривает иода. чу тока питания по обеим шинам питания разряда коммутатора 9 и 10. Нз входную шину 7 ло. ступает сигнал логического нуля. Ток, инжектируемый р-п-р траизистором 5, пощщает иа базоВый Вывод и - р-и траизистора 1 и замыкаетсячерез щииу, нз которую приходит сигнал логи.ческий "б", Транзистор 1 закрывается и на работу,щивОГО канала разряда селектора влияния неОказывает, Правый кзивл селжторя может изхо,диься в двух состояниях: и иевибрваям, кога ив щипу 8 щаходит сигнал логический "О",и В Выбраеном когда иО входной ание 7 ДейСАЯТ сигнал логическая 1Пусть к Входнойшипе приложен сигнал логический "О", тогдапраВый канал работаят зиэлогичБО левОму и ре.жиме записи. Ток отисточщиа через щииу 10поступает на эмнтгер р - и - р транзистора б ниижектируемый им, попадает из базовый выводтранзистора 2, а далее замыкается по шине 8на шину нулевого потенияала Транзистор 2 Оказывается мпертым, так как Отсутствует ток через база.эмиттерный переход, и по выходу уста-.навливается сигнал логической едищшуа. Пустьк входной тпине 8 приложен сигнал логическая"1", Ток, инжектируемый транзистором 6, попа.дает на базовый вывод транзистора 2, отпираетпереход база-эмиттер и включает его в проводя 42 4 щее состояние, На выходной шине 3 устанавлнва. ется сигнал логический "0" н транэистор 2 про. пускает значительные втекавшие токи (ток программирования) по выходу на шину нулевого потенциала. Режим считывания характеризуется нахождением в рабочем состоянии менее мощно. го левого канала разряда коммутатора, который конструктивно выполнен на транзисторах, расчи. таиных на низкие уровни рабочих токов, тогда как правый канал расчитан на пропускание больших токов пережигания плавких перемычек зало. минающих элементов матрицы. Правый канал разряда коммутатора в режиме считывания обесточивается шина 10 подсоединяется к шине нуле. вого потенциала, чем осуществляется снижениеобщего тока потребления разрядом коммутатора Транзисторы 2 и б заперты и на работу левого канала влияния не оказывают. Шина 9 подсоединяется к источнику питания, и ток от источника3 1 инжектируемый транзистором 5, попадает на базовый вывод транзистора 1, объединенный с входной шиной. Сигнал яогического нуля по входной шине 7 обеспечивает запертое состояние транзистора 1 и логическую "1" по выходной шине 3. Сигнал анической "1" по входной шине 7 Обеспечивает протекание безового тока траь зистора 1 и включещве его в проводящее состояние с установкой логического "0" по выходной шине 3. Иапичие сигнала логический "О" на шине 3 разрыв определяет состояние выборки,Формула изобретенияКоммутатор содержащий в каждом разрядедва и-р - п транзисторазмиттеры и коллекторыкоторых Объединены между собой, при этом коп.лекторы соединены с выходом коммутатора,отличавшийся тем, что, с пенью сниженияпотребляемого тока и напряжения питащщ, вкаждый разряд дололнительио введены два ин.жектирующих р-и-р транзистора, коллекторыкоторых объединены с базаьш соответствующихи-р-и транзисторов и подключены к соответствующим входам. коммутатора, эмиттеры р - л-ртранзисторов соединены с соответствующимипашами питания, базы р - п-р транзисторов объ.едннены и присоединены к объединенным змнтте.рам п-р - п транзисторов и к шине нулевого потенциала,684742 Составитель Г. КутнийдакторА, Шмелькин Техред М.Келемеш Ре орре ак аз 5306/5 Тираж 10 бО ЦНИИПИ Государственн по делам изобрете 3035, Москва, Ж, Подписноего комитета СССРний и открытийушская наб., д. 4/5 ал ППП "Патент", г, Ужгород, ул, Проектн