Синхронизирующее устройство

Союз Советских Социалистицеских Республик) Приоритет - Опубликовано 05.03 9,Бюллетень 1 оо делам изобрет и открытий К 621,394 2.2 (088, 8 описания 19.03.7 опубликован Е, ф. Камнев, А. Ю. Курковский, А. П. Родимов, А. и В. М. Терентьев) Заявител ЕЕ УСТРОЙСТВО 54) СИ НХРОНИЗИ вышение скорости 15 нные опол- ходыИзобретение относится к электросвязи и может быть использовано вустройствах) предназначенных для передачи данных.Известно синхронизируюшее устройство, содержащее А 1 каналов, каждый из которых состоит из декодера и переключателя, при этом выходы всех декодеров подключены к входам управляющего блока, выходы которого, объединенные с соответствуюшими выходами переключателей, подключены к входам элемента ИЛИ, а также блок задержки с отводами 1.Однако известное устройство имеет недостаточную помехозашишенность и скорость синхронизации.Целью изобретения является попомехозашишенности и увеличениесинхронизации.Для этого в синхронизируюшем устройстве, содержащем 1/каналов, каждый из которых состоит из декодера и переключателя, при этом выходы всех декодеров подключены к входам управляющего блока, выходы которого, объединенные с соответствующими выходами переключателей, подключены к входам элемента ИЛИ, а также блок задержки с отводами, в каждом канале введены объединенные по входу блоки регистрации и накопители, а также дополнительный элемент ИЛИ, причем выход блока регистрации через накопитель подключен к входу переключателя, а другой выход накопителя подключен к входу декодера, при этом выходы всех переключателей подключены к входам дополнительного элемента ИЛИ, а выход элемента ИЛИ через блок задержки с отводами подключен к другому входу каждого блока регистрации.На фиг. 1 приведена структурная электрическая схема устройства; на фиг. 2 временные диаграммы, поясняюшие его работу.Синхронизируюшее устройство содержит К каналов, каждый из которых состоит из декодера 1 и переключателя 2, при этом выходы всех декодеров 1 подключены к входам управляющего блока 3, выходы которого, объединенные с соответствующими выходами переключателей 2, подключены к входам элемента ИЛИ 4, а также блок задержки 5 с отводами, и в каждом изб каналов объединенные по входу блоки б, предназначе для регистрации, и накопители 7, и д нительный элемент ИЛИ 8, причем выблоков 6 через накопители 7 подключены к входам псреключдтсля 2, "а другие выходы накопителей 7 подключены к входам деко(деров 1, при этом выходы всех переключателей 2 подключены к входам дополнительного элемента ИЛИ 8, а выход элемента ИЛИ 4 через блок задержки 5 подключен к дру-гому входу каждого блока регистрации 6.Устройство работает следуощим образом,Г 1 ослеловательцость (цскаженгся помс хами) двоичных (О или 1) посылок, образуюгцая кодовую комбинацио, соответствующую элементу сообщения, поступает одновременно на все первые вхоль блоков регистрации 6 (фиг. 2 а). 11 я вторые входы блоков регистрации 6 поступает шслелова 15 тельность регистрируюцих импульсов, причем сдвиг по времсци между рсгцстрирук- щцмц ичпульсдми, поступаюцсцми ця разлцчцыс блоки 6, определяется врсмсццым интервалом между соотвстствуОшцмц Отво в дами блока 5 (фиг. 2 б, в, г).В блоках 6 с цочоцшо рсгистрируощцх импульсов производится регистрация кодовой кочоиняциц принимаемпо информационного сигнала фиг. 2 д, с, ж), которая лдлес запоминается в цдкоццтслях 7. сколеры 1 црсобрязуОт принятьс кодовс послсдовяМльностц к виду, удобцочу для принятия решения о наличии ошцокц в комбинациях, которые Опрсдсляст блок 3 н Отпирает переключатель 2 гой лццсйкц, где цс30 было Обцаружсцп ошибки в црцсмс ццформдциоцной кодовой кочбццации (фиг. 2 з). Д 21- лее сигнал правильно прицятой комбинации через элемент ИЛИ 8 поступает ня выход устройства, а управляющий блок 3 подает на вход блока задержки 5 импульс регистрации через элемент ИЛИ 4 производства процесса регистрации следуошей ицформяционнои кодовой последовательности. Помехозащищенность лацного устройства повышена за счет анализа ошибок в приеме зашумленных кодовых послсловатсльностей, принятых ф параллельными линейками, и выбора той из них, где не произошло ошибки при регистрации, а степень помехОзасцищенности будет определяться плотностью регистрирующих импульсов на времсцном интервале, равному ллитсльцости элс; ментарной посылки. Гкорость фязцровацця (синхронизации) в лаццом устройстве определяется лишь временем подклкчецця оптимальной линейки ца выход устройства, что составляет црцолизцтсгьцо 10 с/и От скорости синхронизации в известцох устройстве, так кдк в ней сгцял сиИхроциза 1 ши внача ле проходит лиццк задержки, затем ряд инерционных элечсцтов и только после этого поступает ц 2) вход герсслО дтсл 51 выходя. ДсОлгитсльгО 321 с 1 ст Отсустви 51 в цфорчационной кодовой последоватсльцостц специального синхросипдла Иовышдстся информационная скоросгь передачи, я следовательно, 1 рОпскця 51 способностьсвязи в целом.ФГ)/.12/,2 Г 2 2(ЗГ)Г)/72 ТГЙЦ 52Гицхроццзирук)щсс у стройство, содержа сс Ю к 11 я чсв, кяж;1 ый цз которых сОстОит цз декодсрд и срскгОясля, при этом выходы всех декодеров цодкло Сцы к входам упрдвл 5 цснцсго блока, выходь которого, объелицсццьс с соответствуюцимц выходами переключателей, цолкл 1 очсцы к входам элечсцта ИЛИ, а также блок задержки с оттядям 1, Г)т,и 2 Г 1 Г)и 22 ГГ 1 тСМ, Что, С ИСЛЬЮ ПО- вьасцця иосксзсИсицссццсстц и увеличения скоростисинхронизации, в каждом кдцялс ввсдсць обьсдицеццыс по входу блоки регистрации и накопители, д также дополцитсльцый элемент ИЛИ, причем выход блока регистрации через накопитель подключен к входу цсрсклкчателя, а другой выход накопителя подключен к входу декодера, прц этом выходы всех переключателей подкло. чсцы к входам дополнительного элемента ИЛИ, я выход элемента ИЛИ через блок задержки с отводами подключен к другому входу кдждого блока регистрации.Источники информации, принятые во внимание при экспертизе1. Патент США ЬЪ 3851100,кл. Н 04 1. 7/00, 1975.Составитель Е. Погибло Техред О. Луговая К Тираж 774 Государственного комитета делам изОбретений и откр Москва, Ж, Раушская на Патент, г. Ужгород, улорректор В Подписное СССР ытий