Аналоговая модель определения и регистрации кратчайшего пути

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик/122 асударственный номитетСовета Министров СИРоо делам изобретенийи открытий 78 Бю К 681,333летень30 ия 03.07,78 пнс 72) Авторы изобретеии Федотов и И. М, Сергейч(71) Заявител 4) АНАЛОГОВАЯ МОДЕЛЬ ОПРЕДЕЛЕНИЯ И РЕГИСТРАЦИИ КРАТЧАЙШЕГО ПУТИ(43) Опубликовано 15.0 (45) Дата опубликован Изобретение относится к области автоматики и вычислительной техники и мь-.жех быть использовано дпя решения эко-,номических, транспортных и других задач, моделируемых на сетях,Известны аналоговые модели, сожащие соединенные согласно тополосети модели ветвей, а также подключенные к начальному и конечному узлам источник тока и индикатор 1 .Однако эти устройства не позвопяютполучить критический путь в виде документа.Наиболее близкой по техническому решению является аналоговая модель транспортной сети, содержащая соединенныемежду собой согласно топологии сети ветви, каждая из которых состоит из последовательно включенных газоразрядныхприборов, источник тока и индикатор, соединенные параллельно и подключенныек начальному и конечному узлам соединения ветвей, а также блок кодировавыход которого соединен со входо карегистрации 2. Целью изобретения является расширение функциональных возможностей аналого. вой модели.Для достижения этой цели в аналоговую модель дополнительно введены по количеству ветвей блоки определения состояния ветви, соединенные между собой информационными входами согласно топологии сети, причем управляющий вход каж дого из блоков определения состояния ветви подключен к соответствующей ветви, а выход связан с соответствующим входом блока кодирования, причем блок определения состояния ветви содержит входной трансформатор, днфференцируещий усилитель, элемент памяти, элемент И, элемент задержки и две пары диодов, причем первичная обмотка входного трансформатора является управпяюшим входом блока определения состояния ветви, а вторичная обмотка входного трансформатора подиночена ко входу дифференцируюшего усилителя, выход которого через элемент памяти соединен с первым входом элемента И, ко второму входу которого подключеннзатоды первой парыдиодов, аноды которых соответственно соединены с информационными входами блока определения сосФтояния ветви, а выход элемента И соеди-.нен с выходом блока определения состоь,иия ветви, а выход элемента. И соединенс выходоы блока определения состоянияветви и со входом элемента задержки,выход которого подключен к анодам вторей пары диодов, катоды которых соотаетственио соединены с анодами первой,пары диодов,Нв фиг. 1 изображена моделируемаясеть; иа фиг, 2 структурная схема аналоговой модели определения и выводекратчайшего пути в моделируемой сети;на фиг. 3 - функциональная схема ветвис блоком определения состояния ветви.Аналоговая модель определения и вывода кратчайшего пути (фиг. 2) содержитветви 1-5 соединенные по топологии моделируемой сети (фиг. 1), источник постоянного тока 6, индикатор 7 и блоки8-12 определения состояния ветви, блок13 кодирования для однозначно закодированных сигналов печати М 1 Щ, блок 25регистрации 14.Блок определения состояния ветви(фиг. 3) содержит входной трансформатор15, первичная обмотка которого соединена последовательно с газоразрядными,приборами 16 модели ветви,авторичная"со всходом дифференцирующего усилителя17, элемент памяти 18, элемент И 19 надва входа, элемент задержки 2 О, задерживающий сигнал с выхода элемента И иавремя, достаточное для срабатывания элемента печати кода данной ветви, а также первую пару диодов 21, 22 и вторуюпару диодов 23, 24 . Диоды обеспечивают движение сигйала в прямом и в обрат-. 4 оном направлении между информационнымивходами, ц и ЬРабота аналоговой модели определения и вывода кратчайшего пути заключается в следующем. 45 Вначале определяется искомый кратчайший путь между заданными узлами .сети, запоминается элементами памяти блоков определения состоания ветви, а затем выводится этот путь на печать.Для этого,в начальную топологическую точку, соответствующую начальному узлу сети, подают запускающий сигнал, напри .мер в топола ическую точку (информа- . 55 циоиный вход) а. . Сигнал печати нояв ляется на выходе того элемента И, на втором входе которого находится сигнал сработавшего элемента памяти 18, Этот сигнал поступает на элемент задержки . 60 20 .и на печатающее устройство через блок кодирования. После регистрации кода данной ветви на выходе элемента задержки появляется сигнал, который через диод 23 поступает в топологическую точ- ку 6, т. е. на вход элемента И соответствующий ветви искомого кратчайшего ути и т. д.Таким образом, выполнение устройстве, в соответствии с изобретением расширяет выполняемые моделью функции, уменьшает. вппаратурные затраты на элементы печати ветвей, а искомый кратчайший путь позволяет получать в виде документа.Формула изобретений 1. Аанлоговая модель определения и регистрации кратчайшего пути, содержащая соединенные между собой согласно топологии сети ветви, каждая иэ которых состоит из последовательно включенных газоразрядных приборов, источник тока и индикатор, соединенные параллельно и подключенные к начальному и конечному узлам соединения ветвей, а также блок кодирования, выход которого соединен со входом блока регистрации, о т л и ч а ю щ а я с я тем, что, с целью расширения функциональных возможностей зв счет обеспечиния фиксации состояния ветвей, в нее допрлнительновведены по количеству ветвей блоки определения состояния ветви, соединенные между собой информационными входами согласно топологии сети, причем управляющий вход каждого из блоков опре деления состояния ветви подключен к соответствующей ветви, а выход связан с соответствующим входом блока кодирования,2. Аналоговая модель по и. 1, о тл и ч а ю щ а я с я тем, что блок определения состояния ветви содержит входной трансформатор, дифференцнрующий усилитель, элемент памяти, элемент И, элемент задержки и две пары диодов, при- чем первичная обмотка входного трансфор матора является управляющим входом блока определения состоянияветви, а вторичная обмотка входного трансформатора подключена ко входу дифференцирующего усилителя, выход которого через элемент памяти соединен с первым входом элемен та И, ко второму входу которого подклю,чены катоды первой пары диодов, аноды которых соответственно соединены с информационными входами блока определения состояния ветви, а выход элемента И соединен с выходом блока определения Фостояния ветви,и со входом элемента задержки, . выход которого подключен к анодам второй пары диодов, катоды которых соответственно соединены с анодами первой пары диодов.619938 Составитель .И, ЛебедевТехред А Ялатырев КорректорС, Ямая е Тираж 826 Государственного комитета по делам изобретений и от 13035, Москва, Ж, Рауш4509/45 СССР ППП Патент, г. Ужгород, ул. Проектная, 4 Источники информации, принятые вовнимание при экспертизе; 1. Костенко Л. И. и др. Зпектронноемоделирование задач исследования операций, Киев, Наукова думками, 1973,с. 57,2.,Авторское свидетельство СССРМ 408334, кл. С 06 Су 7/70, 1973. Полниовета Миникрыт ийкая наб., д.