Устройство для компенсации межсимвольных искажений дискретного сигнала

(22) Заявлено 19.07.6 (21) 2392948/18-09 М. Кл,а Н 041. 7/ОН 04 В 1( присоединением заявки ЙеуАдрстеенВь, Сееета Иннеет емвтет 23) Приоритет43) Опубликовано 30.04.78. Бюллетень М 145) Дата опубликования описания 26,04,78 53) УДК 621.394.6(088.8) м делам иаебретеие ткрыте Авторыизобретен В, А. Егоров, В, Ф, Кабанов, В, П. Покровский М. Провоторский, Н. П, Хворостеико и А, И. Цим) УСТРОЙСТВО ДЛЯ КОМПЕНСАЦ ИСКАЖЕНИЙ ДИСКРЕТНО МЕЖСИМ СИГНАЛА н через тово му а инерд котока счноторого ы расу кото- дулятоятора подключе осигнала х так х входу блок дстройки, выхо ым входом бло иному входу к ключены выход ационному вход ой выход демо и,выход демодул выделения синхр распределителя и ой фазовой автопо соединен с тактов ня, к информацио блок памяти под лителя, к информ подключен основы тельны блоквходу рого тыва чере пред рого ра.На фиг. 1 представлена структурическая схема устройства; на фменные диаграммы, поясняющиеройства.Устройство для компенсацииных искажений дискретного сигнавходной блок 1 вычитания, выхподключен к входу демодуляторавому входу блока 3 выделенияционнойставляющей, выход кдинен с другим входом входногочитания, а второй вход соединенвыходом демодулятора 2, блоксинхросигнала, распределитель 5мяти, блок 7 считывания и блокной фазовой автоподстройки, прннительный выход демодуляторачерез блок 4 выделения синхроситовому входу распределителя 5блока 8 инерционной фазовой ав ная электг. 2 - вреаботу устИзобретение относися к технике передачидискретной информации и предназначено дляиспользования в каналах коротковолновойрадиосвязи, а также проводной связи,Известно устройство для комленсации межсимвольных искажений дискретного сигнала,содержащее входной блок вычитания, выходкоторого подключен к входу демодулятора ик первому входу блока выделения интерференционной составляющей, выход которого соединен с другим входом входного блока вычитания, а второй вход соединен с основнымвыходом демодулятора 111.Однако точность компенсации межсимвольных искажений дискретного сигнала недостаточна.Цель изобретения - повышение точностикомпенсации.Для этого в устройство для компенсациимежсимвольных искажений дискретного сигнала, содержащее входной блок вычитания,выход которого подключен к входу демодулятора и к первому входу блока выделения интерференционной составляющей, выход которого соединен с другим входом входного блока 25вычитания, а второй вход соединен с основным выходом демодулятора, введены блок выделения сннхросигнала, распределитель, блокпамяти, блок считывания и блок инерционнойфазовой автоподстройки, при этом дополни межсимвольла содержит од которого2 и к пер- интерференоторого соеблока 1 выс основн ым 4 выделенияблок 6 па инерцион.этом допол подключенгнала к таки к входу топодстройки, 605329выход которого соединен с гактовым входом блока 7 считывания, к информационному входу которого через блок 6 памяти подключены выходы распределителя 5, к информационному входу которого подключен осцовцой выход демодулятора,Устройство для компенсации межсимвольных искажений дискрет)ого сигнала работает следующим образом,С помощь)о входного блока 1 Вычианин в постуиаОщем на вход устройства сигнале компенсируется интерфоренциоцная составляющ 351, 1 ео Ора я формируется блс)ком 8 ее выделения, Результиру 1 о)цее нанрти(ение детектируется демодулятором 2, а с помощью блока 4 выделения сцнхросигнала из него извлекастс синхросшнал, Информц 1 Ониа)1 последватсльность с основного выхода демодулятора 2 поступает в распределитель 5, который циклически записывает се ноэлементно в ячейки блока 6 памяти. СО сдвигом на wолпсриода цикла происходит считывание записанной ин. формации с помоцыо олока 7 считывания, 1 О- лупериодиый сдвиг обеспе)икается блоком 8 инс;рционной фазовой автоподстройки,Распределитель 5 преобразует последовательный сигнал в Л параллельных сигналов, увеличивая цри этом длительно.гь посылок в Л" раз, где У - -период цикла, выра)кенный в числе тактовых интервалов, Фазы распреде. литсля 5 устанавливается в соогветствии с фазой выделенного в блоке 4 выделения сиих. росигнала и тем самым обеспечивается сохранение исходного закона распредссСниц информацисгцных посылок по подканалам прп сменСнии входного сигнала, Период цикла определяется удвоенной максимально возможной величиной смещения основного (рабочего) отсчсга импульсной реакции канала, При каждом смешении во времени информацис иной иослседовательпости на входе распределителя 5 смсшаотся одновременно и синхроимпульсы, т. с. фаза распрелслитсля. ТО приводит к сдвигу передних фронтов посылок в подкацалах, Одцако поскольку Область стробироВанпя, используемая нри считывании, располагается в середине этих посылок, наруше)цгя Е.ИЦХ)ОНИЗМа НЕ ПРОИСХОДИТ.11 а фиг, 2 приведены врс.менные дпаграм;ы, исияю)цие работу устройства, когда по каналу передается пер)и)дцчесЕая комбинапи (фиг. 2 а) ц цикловыс импульсы с)иг. 2 б) с цс риодом повторения в три тактовых интервала. 11 а фиг. 2 в, г, при)сдецы сос)тветствецио информ ационн ая и ц)гкловая последовательности на Выходе де"дултора 2, при ем В момент времени 11 5 мест место смещение фазы ца один тактовый интервал (выпадание Одно)о импульса), 1-1 а фиг, 2 д, ж, н изображены информационные последователь с 0 5 10 15 20 25 д) 35 4 5 51) 55 ности в каждом из трех щ)дканалов, а ца фиг. 2 е, з, к - соответст)у)оцНе последовас,льности сч)ггывгюи 1 нх импульсов. ВыхОднОЙ си И,ц 1 приведен )гн (цг, 2 л, Смепение информаиися)НОЙ иос/сдовате)Ьиости ца Выходе дс.)дую)Тора 2 иривело к схСщсни)о моментов записи посылок в н 1;,)санал 1 относигельнс) моментОВ счи 11 вани 51, Однако фаза выхсд ной иоследователыости ие изменилась. При этом вместо выцавшего) импульса зафиксирс)вги с)дии и )Исе и ) и и 11 х им пульсОВ. ЕлОк 8 ице)пииной ф.1 нс 1 ВТОНОдстройки обссиеииает в.станс)илеиие первоначального сдвига фаз между записью и сНпыванисм после ка;кдс)го смс 11 сци 5 Входного сигнала, Поекол),ку вс)ссганосленис. фазы с)итывання про- ИСХОДИТ МСДЛСННО, Оно МОЖЕТ С)ЬТЬ О)ссСЖЕНО обычной схемойактовой синхронизации сиоз рс 1 тел 1 дискреиой н)Орхации.Ьстран;иис смсшсциЙ ицфсрхационнОЙ цо(.Лс.дова гельиос ги на выходе комиенсатора чСлссимвозьных искалсии 1 иОзвлет ус 1)а- нить срывы синхронизма,цри сиихронных метОдах переда 1 и ис 1 сретцо 11 инфо)мации, Тем самым исключается иеобходимос 1 ь доиолнисльцых Вхо)11 Сни 1 в инхронизм и повторной Передачи неправильно принятых участков информаццннс)Й пс)след51 гез 1,ис)ст н, То;Озиолег повысить пропускнуо спОсобность кана.ла св 5 Зи,Формула изобретенияЪ с )ОйстВО дл) Еомненсшии )1 ежсимвольных ис 1 са БсниЙ;искр:тноО сигнала,. содер)ка" Шее входной блк выч)пани, выход которого по,склк)чен к входу дс.модулятора и к первому входу блока выделения интерференционной сос)вля к)цссй 1, выход которого соединен с другм входом входного блока вычитания, а гторой вход сс)едиисн с основным выходсзм демодулятора, О т л и ч а к) ш е е с я тем, что, с цель)о,повы 1 цеци 51 точности КОМГ 1 енсации, в него введены блок вьсделеция синхросигнала, распределитель, блок памяти, блок считыва. иия и блок инерционной фазовой автоподстройки, при этом дос)о 55 нительный выход демодул 5 игопа подключен через блок выделения сцихросиииала к тактовому входу, распределителя и к входу лона инерционной фазовой автоподстроки, выход которого соединен с тактовым входсгц блока считывания, к информационному входу которого через блок памяти пдкл)очспы выходы распределителя, к информационному входу которого подключен ос- ИОВЦОЙ ВЫХОД ДСХс)ДУЛЯТОРа. Источники информации,принтые во внимание при экспертизе 1, Лвторское свидетельство СССР М 517168,кл, 11 0 В 12, 1.75.