Устройство для устранения обратной работы в системах передачи дискретных сообщений с фазовой модуляцией

г .йатьнтио-техническиСл 1 ОПИСАН ИЗОБРЕТЕН Союз Советских Социалистицеских Республик(61) Дополнительное к авт. свид-ву (22) Заявлено 28.12.76 (21) 2435 М. Кл.Н 041 1/1 с присо иеиием заявкиосударстеениыи комитетСовета Министраа СССРпо делам изобретенийи открытий ритет 43) Опубликовано 25.03.78. Бюл 45) Дата опубликования описани 21,394,1488.8)(54) УСТРОЙСТВО ДЛЯ УСТРАНЕНИЯ ОБРАТНОЙ РАБОТЫ В СИСТЕМАХ ПЕРЕДАЧИ ДИСКРЕТНЫХ СООБЩЕНИЙ С фАЗОВОЙ МОДУЛЯЦИЕЙ Изобретение относится к электросвязи и может использоваться в системах передачи данных методом фазовой модуляции.Известно устройство для устранения обратной работы в системах передачи дискретных сообщений с фазовой модуляцией, содержащее декодер, выходы соответствующих разрядов которого подключены к входам первого дешифратора, выход которого подключен к входу первого элемента НЕ, причем к управляющим входам декодера, первого и второго дешифраторов подключен выход распределителя циклов, а также второй элемент НЕ и два элемента И 11.Цель изобретения - упрощение устройства путем исключения одного из декодеров.Для этого в устройство для устранения обратной работы в системах передачи дискретных сообщений с фазовой модуляцией, содержащее декодер, выходы соответствующих разрядов которого подключены к входам первого дешифратора, выход которого подключен к входу первого элемента НЕ, причем к управляющим входам декодера первого и второго дешифраторов подключен вывод распределителя циклов, а также второй элемент НЕ и два элемента И, введены блок защиты, счетный триггер и элемент ИЛИ, при этом выходы соответствующих разрядов декодера через второй дешифратор подключены к одному из входов блока защиты, к другому входу которого подключен выход первого дешифратора, а выход блока зашиты подключен к входу счетного триггера, выходы которого подключены соответственно к управляющим вхобдам двух элементов И, информационные входы которых объединены между собой через второй элемент НЕ, а выходы элементов И через элемент ИЛИ подключены к информационному входу декодера.0 На чертеже и: иведена структурная электрическая схема предложенного устройства,Устройство для устранения обратной работы в системах передачи дискретных сообщений с фазовой модуляцией содержит декодер 1, выходы соответствующих разрядов которого подключены к входам первого дешифратора 2.Выход последнего подключен к входу первого элемента НЕ 3, причем к управляющим входам декодера 1, первого 2 и второго 4 дешифраторов подключен выход распределителя циклов 5, а также второй элемент НЕ 6 и два элемента И 7 и 8, введены блок защиты 9, счетный триггер 10 и элемент ИЛИ 11. При этом выходы соответствуюгцих разрядов декодера 1 через второй дешифратор 4 подключены к одному из входов блока защиты 9. К другому входу блока за щиты 9 подклюцсн выход первого дешифраторд ", я выход блока защиты поди. ктчен к входу счетного триггера 1 О. Выходы последнего по,1- клк)чецы.соответственно к управляющим входам двух элементов И 7 и 8, информационные входы которых объединены междх собой через второй элсмецт НЕ 6. а выходы элементов И 7 и 8 через элемент ИЛИ 11 подключены к информационному входу декодераУстройство работает следующим образом.При отсутствии обратной работы с выхода счетного триггера 1 О на второй вход элемента И 7 поступает сигнал разрешения, и,со входа устройства информация в прямом коде поступает через элемент И 7 и элемент ИЛИ 11 в декодер 1 и на выход 12 устройства, который может быть подключен к накопителю. В это же время с другого выхода счетного триггера 10 сигналом запрета, поступающим на . второй вход элемента И 8, запрещается прохождение через элемент И 8 идалее инвертированной вторым элементом НЕ 6 входной информации. В декодере 1 осуществляется проверка делимости 20 очередной поступающей кодовой комбинации Г(х) нд образюций многочлен К(х) степени к, и если оца делится без остатка, т. е, остаток К(х) =О, то ца выходе первого дешифратора 2 и выходе 13 устройства появляется сигнал Верно и информация из накопителя может быть выдана дальше. Если остаток К(х) , - -О, то сигнал Верно ца выходе первого дешифратора 2 не формируется, а на выходе первого элемента НЕ 3 появляется сигнал Неверно, при котором информация из накопителя не вьддется и может быть, например, псрсспрошеца. Блок зашиты 9 в описанной ситуации находится в исходном состоянии и на его выходе сигналы не формируюгся.В случае возникновения обратной работы во время приема информации в прямом коде З 5 цд выход 2 устройства и в декодер 1 оу, ут поступать инверсные кодовые комбинации Г,(х), которым соответствует соотношение Гх(х) =Г(х) +Г(х). При этом в конце каждс- го цикла составляющая Г(х) дает остаток40 К(х), и сигналы с выхода второго дешифраторд 4 поступают на вход блока защиты 9. В это время первый дешифратор 2 фиксирует отсутствие остатков К, (х) =0 и нд выходе первого элемента НЕ 3 формируются сигналы Неверно, пои которых информация (в данном слу. с чде инверсная) из накопителя не выдается. После фиксирования в блоке зациты 9 ш рдз остатка К. (.) ца его выходе формируется сигнал. 1 ритерй накопления гп раз остатка К 2(х) может зависеть от чередования остатков )сц К(х) .=-О, а также от ситуации, когда отсутствует К., а К (х) О, что соответствует приему комбинации Г(х), пораженной ошибками.с;шнал с выхода блока зашить) 9 перекаочде 1 счетный григгер О в состояние О.При этом прохождение инверсной информации етез элемегг И 7 и длес здпрегцдется сигналом с вь;хода с етного триг:ера 10, а входная инверсная информация после вторичного инвертирования вторым элементом НЕ 6 уже в прямом коде через элемент И 8, на втором входе которого имеется сигнал разрешения с другого выхода счетного триггера 10, и элемент ИЛИ1 поступает ца первый выход и декодер 1, Формирование сигналов на выходе второго дешифратора 4 прекращается, а на выходе первого дешифратора 2 появляются сигналы Верно, возобновляется выдача информации из накопителя, и блок защиты 9 устанавливается в исходное состояние. При самоустранении обратной работы, когда на вход устройства вновь начинает поступать информация в прямом коде, эта же информация, поступая через второй элемент НЕ 6, элемент И 8, элемент ИЛИ 11, оудет восприниматься в декодере 1 как инверсная; вновь создаются условия для формирования сигнала на выходе блока защиты 9, и счетный триггер 10 переключается в состояние 1, при котором информация в прямом коде поступает с входа через элемент И 7 и элемент ИЛИ 10 в декодер 1 на выход 12 устройства.Таким образом, в случае возникновения обратной работы при передаче методом фазовой модуляции предложенное устройство позволяет упростить оборудование, необходимое для выявления и устранения обратной работы.формула изобретенияУстройство для устранения обратной работы в системах передачи дискретных сообшений с фазовой модуляцией, содержащее декодер, выходы соответствующих разрядов которого подключены к входам первого дешифратора, выход которого подключен к входу первого элемента НЕ, причем к управляющим входам декодера, первого и второго дешифраторов подключен выход распределителя циклов, а также второй элемент НЕ и два элемента И, отличаюцийся тем, что, с целью упрощения устройства путем исключения одного из декодеров, введены блок защиты, счетный триггер и элемент ИЛИ, цри этом выходы соответствующих разрядов декодера через второй дешифратор под. ключецы к одному из входов блока защиты, к другому входу которого подключен выход первого дешифратора, а выход блока защиты подключен к входу счетного триггера, выходы которого подключены соответственно к управляю- иим входам двух элементов И, информационные входь которых объединены между собой через второй элемент НЕ, а выходы элементов И через элемент ИЛИ подключены к информационному входу декодера)сточцики информации., принятые во внимание гри экспертизе:Чсртыцов Е. М. Слцхронизация в системах; рсддчи,;искретых сообпений, М., (,в 53),97, г. )82 - . 84.Выход Выход Выход НИИПИ Го 30 л. Проектная,илнал Редактор Т. ИваноЗаказ 1434/44 оставитель Л. КагрТекред О. ЛуговаяТираж 805 суаарственного комитета Со по евам изобретений и Москва, Ж, Раушска П Патент, г. Ужгород 1 анова Корректор С. Шекмар Подписное а Министров СССкрн 1 тий