Устройство выбора по приоритету

(и) 568946 Союз Советских Социалистических РесовбликОЛ КСАН ИЕ ИЗОБРЕТЕН ИЯ(21) 1758025/24 22) Заявлено 13,03.72присоединением заявк23) Приоритет -Государственнын комнте Совета Министров СССР по делам изобретений 53) УДК 681.325) Опубликовано 7. Бюллетень3 н открыт 45) Дата опубликования описания 23.12.77) УСТРОЙСТВО ВЫБОР ИОРИТЕТ Изобретение относится к вычислительной технике и,может быть использовано в цифровых вычислительных машинах и усгройствах дискретной автоматики.Известно устройство выбора по свриоритету, защищенное основным авт. ов,339916, которое характеризуется низкой надежностью и недостаточными вункциональными возможностями.Описываемое устройство является разни. тием известного, защищенного основным авт, сз.339916, и отличается от него тем, чго в него взедечы элемент ИЛИ и таймер, при чем вход таймера соединен с выходом инвертора олока запуска, выход таймера под. ключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом мультивибратора, а выход - с одним из входов элемента И блока сравнения. Это повышает надежность и,расширяет функциональные возможности устройства.На чертеже представлена функциональная схема описываемого устройства,Она содержит блок запуска 1, блок сравнения 11, выбираемые по приоритету регистр А, регистр Б, регистр У и коммутатор 111, Блок запуока состоит из мультивибратора 1; схем совпадения 2 и 3; триггера 4; инверторов 5, б, 7 и 8; схемы ИЛИ 9, таймера 10. Блок сравнения состоит из переключателя 11 установки приоритетного параметра; шифра тора 12; схем совпадения 13, 14, 15, 1 б, 17,т, Ь; 18, 19,д; 20, 21,; 22, 23,,.;24,25,1; 2 б, 27,.; 28, 29, . д 5 инверторов 30, 31 г; схем ИЛИ-НЕ 32,33, , т; схем ИЛИ 34, 35,й; регистра, выполненного на триггерах Зб, 37,х.В исходном состоянии с нулевого выходакоммутатора 111,на вход инвертора 7 посту пает сигнал отрицательной полярности, который изменяется на положительный при по.явлении на любом другом зыходе коммутатора сигнала огрицагельной полярности.При совпадении сигнала запроса (импуль.1 З са) на выбор приоритетного регистра и импульса с левого выхода мультивибратора 1 на выходе, схемы совпадения 2 появляется им.пульс, который через ннвертор 5 переключает григгер 4 запуска, а через переключатель 20 11 установки приоритетного параметра и шифратор 12 переключает триггеры 3 б, 37,х регистра блошка сравнения, производя ввод значения приоритетного параметра, по кото.рому выбирается приоритетный регистр. С ну.25 левого выхода переключившегося триггера 4запуска подготавливается по второму входу схема совпадения 3, импульс на выходе кото.рои появляется цри приходе на ее первый вход импульса с правого выхода мультивибратоЗ 0 ра 1. Импульс с выхода схемы совпадения 3через инвертор 8 поступает на вход ,коммутатора регистгроз, и на его первом выходепоявляется импульс, который поступает насхемы совпадения 22, 23,1 и 26, благодаря чему значение параметра первого регистра 5поступает на схемы ИЛИ - НЕ 32, 33,С выходов этих схем импульсы поступают насхемы совпадения 18, 19,д и через инверторы 30, 31 г - на схемы совпадения 20,21,, С выходов этих схем совпадения 10импульсы через схемы ИЛИ 34, 36,1:,поступагот,па вход схем совпадения 13 разрядоз.При совпадении значения параметра опрашизаемого регистра с параметром регистра 15блока сразиения и импульса с левого выходамультивибратора, поступающего чсрсз схемуИЛИ 9, на выходе схемы совпадения 13 появляется импульс, который открывает схемысовпаде 11 ия 14, 16, 16, 17,т, й выдачи па,раметра, вь бранного,по приоритету регистра,и схемы совпадения 26, 27,гг выдачи номера (адреса), выоранного по приоритету рсгистра. Одновременно импульс,с выхода схемы совпадсция 13 через инвертор взводит 25таймер 10 н переключает триггер 4 запускав исходное состояние, С выхода таймера 10через схему ИЛИ 9 ца вход схемы совпадения 13 поступает сигнал, обеспечизающий необходимое время работы этой схемы совпа ЗОдения разрядов, которая в свою очередь обеспечивает заданное, время работы схем совпадения 14, 16, 16, 17,т, 1 г выдачи параметра, выбранного по приогитету регистра исхем совпадения 26, 27,и выдачи номера З 5(адреса), выбранного по приоритету регнст,ра. Одновременно импульс с выхода схемы совпадения 13 через инвертор 6 переключает триггер 4 в исходное состояние. Переключившийся в исходное состояние триггер запуска 4 заирывает схему совпадения 3, и дальнейшая работа коммутатора П 1 прекращается.При несовпадении параметров оравниваемых регистров с параметрами регистра блока сравнения в первом цикле с последнего выхода коммутатора Ш,на вход триггера 36 регистра блока сравнения приходит импульс, который увеличивает (или уменьшает) по абсолютной величине на единицу значение параметра регистра блока сравнения, а затем начинается новый цикл выбора приоритетного регистра; так продолжается до тех пор, пока не будет выбран приоритетный регистр.Таким образом, дополнительное введение элементов ИЛИ и таймера и соединение их между собой и с известными элементами позволяет обходиться без специальных 1 регистрон.Формула изобретенияУстройство выбора по приоритету по авт. св. Мо 339916, отл нч ающееся тем, что, с целью повышеидя надежности и расширения функциональных возможностей, в него дополнительно введены элемент ИЛИ и тай мер, причем вход таймера соединен с выходом инвертора блока запуска, выход таймера подключен к,первому входу элемента ИЛИ, второй вход которого соединен с выходом мультивибратора, а выход - с одним из входов элемента И блока сравнения.568946 Г ГРегисглр г Р, л тавитель В, ТарасТехред М. Семенов актор Л. Тюрина зд,681 ственного комитета делам изобретений а, Ж, РаушскаяПодписи Тираж 818овета Министрооткрытийаб., д. 4/5 з 678/1907ЦНИИП Тип. Харьк. фил, пред, Патент суда по Моск