Отсчетное устройство

О П И С А Н И Е Р 1 548858ИЗОБРЕТЕН ИЯФ Союз Советских Социалистических(51) вкисоединением осударстеенный комитет света Министров СССР по делам изобретенийи открытий(72) Авторы изобретения М. Клинов, Ю. Е, Тарнавский и есское конструкторское бюро к ольтман 71) Заявител борудования 54) ОТСЧЕТНОЕ УСТРОЙСТВ Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах программного управления, в вычислительных машинах и цифровых измерительных приборах.Известно отсчетное устройство, содержащее генератор опроса, логические элементы, усилители, дешифратор.Недостатком его является то, что оно может быть использовано только для стробоскопического питания цифровых индикаторов.Наиболее близким техническим решением к изобретению является отсчетное устройство, содержащее многоразрядный реверсивный двоично-десятичный счетчик, тактовый генератор, выход которого соединен с входом тактового распределителя, выход которого соединен с входами первого коммутатора, выходы которого соединены соответственно с первой группой входов блока цифровых индикаторов, вторая группа входов которого соединена с выходами второго коммутатора, входы которого соединены с выходами дешифратора.Такое устройство имеет ограниченные функциональные возможности, так как используемая в нем аппаратура предназначена только для стробоскопической индикации.Целью изобретения является расширение функциональных возможностей устройства.Цель достигается тем, что в устройствовведены переключатель ввода, шифратор, блок реверсивных двоичных счетчиков, де сятичный сумматор, триггер запоминания переноса, триггер переключения режимов, триггер запоминания ввода, элемент И, блок элементов И и блок кольцевых регистров, шины сдвига которых соединены с выходом тактово го генератора и со счетным входом триггеразапоминания переноса, вход управления и выход которого соединены соответственно с выходом и входом переноса десятичного сумматора. Выходы блока кольцевых регистров 15 соединены с первыми входами блока элементов И, выходы которых, а также выходы шифратора соединены с соответствующими входами слагаемых сумматора, выходы которого соединены с входами управления блока коль цевых регистров, а также с входами дешифратора, выходы тактового распределителя соединены с входами блока переключателей ввода Й-й (где А=1 и) выход тактового распределителя соединен с первым входом 25 элемента И, а (Ф+/)-й выход с входами установки в О триггера переключения режимов и триггера запоминания команды Ввод.С вторым входом элемента И соединен единичный выход триггера запоминания коман- ЗО ды Ввод, выхолы реверсивных двоичных6065 3счетчиков и выход блока переключателей ввода соединены с разрядным входом шифратора, вход .управления которого, а также вторые входы блока элементов И соединены с выходом триггера переключения режимов, вход установки в 1 которого соединен с выходом элемента И.На чертеже показана блок-схема предлагаемого устройства.Отсчетное устройство содержит тактовый генератор 1, выход которого соединен с входом тактового распределителя 2, с цинами сдвига блока кольцевых регистров 3 и со счетным входом триггера запоминания переноса 4. Вход управления и выход триггера запоминания переноса 4 соединен соответственно с выходом и с входом переноса дссятичного сумматора 5.Выходы блока кольцевых регистров 3 соединены с первыми входами блока элементов И б, выходы которых, а также выходы шифратора 7 соединены с входами слагаемых десятичного сумматора 5. Выходы десятичного сумматора 5 соединены с входами управления блока кольцевых регистров 3, а также с входами дешифратора 8, Выходы дешифратора 8 соединены с входами второго коммутатора 9, выходы которого соединены с катодами блока цифровых индикаторов 10. Аноды блока цифровых индикаторов 10 соединены с выходами первого коммутатора 11, входы которого соединены с шинами тактового распределителя 2,Выходы тактового распределителя 2 соединены с шинами переключателей ввода 12, /г-й выход тактового распределителя 2 соединен с входом элемента И 13, а (/г+/)-й выход - с входами установки в О триггеров переключения режимов 14 и запоминания ввода 15, С другим входом элемента И 13 соединен единичный выход триггера запоминания ввода 15. Вьходы блока реверсивных двоичных счетчиков 1 б и шины переключателей ввода 12 соединены с входом шифратора 7, шина управления которого, а также входы блока элементов И б соединены с выходом триггера перекгиочения режимов 14, вход установки в 1 которого соединен с выходом элемента И 13.Устройство работает следующим образом.Импульсами от тактового гснератора 1 запускается тактовый распределитель 2, включается для циркуляции числа блок колцсвых регистров 3 и триггер запоминания переноса 4.Если блок элементов И открыт, то в цепи десятичный сумматор 5 - блок кольцевых регистров 3 циркулирует число, ранее зафиксированное параллельным в пределах тетрады кодом. По поступлсИи команды Ввод опрокидывается в 1 триггер запоминания ввода 15, который разрешает прохождение через элемент И 13 /г-го импульса тактового распределителя 2. Этот импульс опрокидывает в 1 триггер переключения рекихОв 14,5 10 15 20 25 30 35 40 45 50 при этом (1+1), (/г+2), , (/г+/) -ми рмпульсами через контакты 1, 2, , и переключателей ввода 12, иИфратор 7 и десятичный сумматор 5 в блок кольцевых регистров 3 вводятся потстрадно двоично-десятичные коды чисел, набранные подв.жыми контактами персклочателей ввода 12 (/ - ч;ело разрядов вводимого числа), (/г+/) -й импульс тактового распределителя 2 опрокидывает в О триггер запоминания ввода 15 и триггер переключения рс)кимов 14. Ввод по этому каналу прекращается, и в блоке кольцевьх регистров 3 циркулирует введенное число, Потенциалы находяпьейся в данном такте на выходе десятичного сумматора 5 тетрады через деигифратор 8 и коммутатор 9 открывают соответствующие катоды блока цифровых индикаторов 10, один из которых зажигается разрядом емкости первого коммутатора 11, управляемого от тактового распределителя 2.Между импульса.,и считывания блок реверсивньх двоичных сет иков 1 б накапливает поступающие на него Импульсы входной информации. (/г+1), (/г+2), , (/г+/) -ми импульсами код малоразрядных реверсивных двоичных счетчиков блока 1 б через десятичный сумматор 5 в завис.мости от знака суммирустся с кодом чисел блока кольцевых регистров 3, либо вычитается из него, при этом блок реверсивных двоичнях счетчиков 16 очищается этими же импульсами и далее ъО кет накапливать информацию до очередного считывания,Такое выполнение схемы устройства позволяет фиксировать малоразрядными реверсивными двоичныли счетчиками определенное число регистрируемых отсчетных импульсов в промекутке времени между очередными тактами распределителя, а затем параллельным кодом вводить в качестве первого слагаемого на вход десятичного сумматора и суммировать с цпркулируемым параллельным кодом кольцевых регистров - элементов памяти стробоскоп:ческой индикации.Таким Образо:1, изоорстепие позволяет значительно расц 1 ирить функциональные возможности отсчетного устройства, а именно с помощью десятичного сумматора и аппаратуры, предназначавп 1 ейся в известных устройствах только для стробоскопичсской индикации, осупсствл 1 ется Ос;Овцой реверспвный Отсчет регистрируемой в двоично-десятичиом коде информации. Формула изобретения Отсчетное устройство, содержацее тактовый генератор, выход которого соединен с входом тактового распределителя, выход которого соединен с входами первого коммутатора, выходы которого соединены соответственно с первой группой входов блока цифровых индикаторов, вторая группа входов которого соединена с выходами второго коммутатора, входы которого соединены с выходамиТираж 899Совета Министрои открытийискаи наб., и 4(5 Изл. М 247И Государственного комитет по делам изобретеии 113035, Москва, Ж, Ра Заказ 436/1 ЦПоли испоСССР пографин, пр. Сапунова, 2 дешифратора, отлича ющееся тем, что, с целью расширения функциональных возможностей устройства, в него введены переключатель ввода, и 1 ифратор, блок реверсивных двоичных счетчиков, десятичный сумматор, триггер запоминания переноса, триггер переключения режимов, триггер запоминания ввода, элемент И, блок элементов И и блок кольцевых регистров, шины сдвига которых соединены с выходом такгового генератора и со счетным входом триггера запоминания переноса, вход управления и выход которого соединены соответственно с выходом и входом переноса десятичного сумматора, выходы блока кольцевых регистров соединены с первыми входами блока элементов И, выходы которых, а также выходы шифратора соединены с соответствующими входами слагаемых сумматора, выходы которого соединены с входами управления блока кольцевых регистров, а также с входами дешифратора, выходы тактового распределителя соединены с входами блока перекл 1 очателей ввода, А-й (где 1=1, , и) выход тактового распределителя соединен с первым входом элемента И, а (1+1)-й выход с входами установки в 5 О триггера переключения режимов и триггера запоминания команды Ввод, с вторым входом элемента И соединен единичньш выход триггера запоминания команды Ввод, выходы реверсивных двоичных счетчиков и 1 О выход блока переключателей ввода соединены с разрядным входом шифратора, вход управления которого, а также вторые входы блока элементов И соединены с выходом триггера переключения режимов, вход уста нонки в 1 которого соединен с выходом элемента И.Источн 41 ки информации, принятые во внимание при экспертизе:1. Авт. св.222006, 6 06 Г 7/38, 1965.20 2. Швецкий Б. И. Электронные измерительные приборы с цифровым отсчетом, Киев, Техника, 1970.