Устройство для компенсации временной погрешности между равномерной и неравномерной последовательностями импульсов

/38 1 ооударстненныи комитет Совета Министров СССР по деоаи изобретений и открытий(31) Р 23 29 971, 7 (33) ф РГ (43) Опубликовано 05.07.7 6,Бюлл (4 о) Дата опубликования описани ь 25 Я) / 1.39 088 5,08. 7 Иностранцыильгеольм Графингер (Австрия) и Бернард Хильдебрандт ( 72) Авторы изобретения Иностранная фирма(54) УСТРОЙСТВО ДЛЯ КОМПЕНСА 11 ИИ ВРЕМЕННОИПОГРЕШНОСТИ МЕЖДУ РАВНОМЕРНОЙ И НЕРАВНОМЕРНО ПОСЛЕДОВАТЕЛЬНОСТЯМИ ИМПУЛЬСОВ он в единены соответс ерез распоедели енно со схемой ль с рави ым выннойзапомия и стао енсации вре выход блока дополнитель а ком того ключателем бло задеожки. Кром нания знака со дом переключат н м вхо ля каналов, выход которожки подключен ко входуения оаспределителя,зад через бл поэтапно клю ая схема ктур тавле оной же и ведена стоу иг, 2 предс и неоавн де 1 поиас На ф На ф оойс ы диаграм последовамы оавноме теьностей о ьсов, а т ых импуль я компенс мпу ктов следов и л тельности та Устройство дл погоешности межемен ой равном но- сон мернои деожит ьно последова сумматор ации врем ям импульсов ненный с блокам держки 2 (всегоорых со ит из ч о еннои й из омпе сто ов), каждвательно теля 3, с ло отовог х имп послед еди х ста актов ключ етчик в киавнения у устано а 4 ист од кот сход н схемы ср ен ко вхо е счетчик одклоч остоян артового выкл Изобретение относится к радиоэлектр ике, может использоваться, в частности,систе.е идентифицирования, а также в системе ооиентиоования железнодооожных вагонов,основывагмой на свое повороте, для опрашивания пассивных приборов-ответчиков.Известно устройство для компенсации вре:ленной погрешности между равномерной инеравномерной последовательнос-ями импульсов, содержашее сумматор, соединенный ст блока: и компечсации воеменной задержкикаждый из котооых состоит из последовательно соединенных стартового выключателя,счетчика тактовых импульсов и схемы сравнения, выход которой подключен ко входуустановки в исходное состояние счетчикатактовых импульсов и стаотового выключателя,Пень изобретсния - повышение то ностикомпенсации воеменного сдвига между равномерной л неравномерной последовательностяк:пульсов,Для этого в устройство введены счетчиквременной задержки, распределитель, блокзадержки и соединенные на входе переклюатель каналов с олоком запоминания знака,пи этом выход блока запоклинания знакчателя 3; счетчик временной задержки 6, распределитель 7 на и положений переключения (по числу блоков 2), блок задержки 8, переключатель каналов 9 и блок запоминания знака 10. При этом выход блока 10 через счетчик временной задержки 6, а вйход переключателя каналов 9 через распределитель 7 соединены соответственно со схемой сравнения 5 и со стартовым выключателем 3 в каждом блоке компенсации временной задержки 2. Кроме того, второй выход блока запоминания знака 10 соединенсдополнительным входом переключателя каналов 9, выход которого через блок задержки 8 подключен ко входу поэтапного включения распределителя 7, а объединенные вхо ды блока 10 и переключателя каналов 9 подключены к выходам каналов 11, 12.Устройство работает следующим образом.На вход устройства по каналу 1 2 поступает равномерная последовательность им-З пульсов (фиг, 2 а), Импульсы этой последовательности а 1, Ь, С 1, с", 1,и т.д. расположейы равномерно в одинаковых интервалах времени 0-1, 11- 1- и З т.д., эталонный импульс ф этой последовательности в выбранном временном интервале опережает равномерно распределенные импульсы. По каналу 11 проходит неравномерная последовательность импульсов 30 (фиг, 2 б) а Ь; Ь С 2; Ьз и т.д., которая на такой же интервал времени, что и на диаграмме фиг. 2 а, опережает/эталонный импульс , Равномерная и неравномерная послед эвательности импуль- Зб сов сдвинуты одна относительно доугой на время 1(фиг. 2 б).Если сначала приходит эталонный импульснеравномерной последовательности, блок запоминания знака 10 подает спг нал одного знака на переключатель каналов 9 для включения канала 1 1 и стартовый сигнал - на счетчик временной задержки 6, на другой вход которого постоянно поступают тактовые импульсы (фиг. 2 б от ф генератора тактовых импульсов (на чертеже не показан). С приходом стартового сигнала счетчик 6 считает тактовые импульсы (фиг. 2 г). С поступлением эталонного импульса Ч, равномерной последовательности ЬО импульсов из канала 12 блок 10 выдает на счетчик 6 стоповый сигнал. С переключателя каналов 9 импульсы из канала 11 или 12 поступают на распределитель 7 непосредственно и через блок задержки 8. С помощью фф импульсов, задержанных блоком 8, после последовательного поступления импульсов из канала 1 1 или 1 2 распределитель 7 переводится в свое последующее положение переключения, вследствие чего блоки компенса- фО ции временной задержки 2, подключенные к распределителю 7 для получения единичного импульса, соединяются один за другим с каналом 11 или 12,Как изображено на фиг. 2, к каналу 11 через переключатель каналов 9 и распределитель 7 подключен верхний блок 2, При этом на стартовый выключатель 3 блока 2 поступают тактовые импульсы и импульсы с. одного из выходов распределителя 7. С приходом последних стартовый выключатель 3 замыкается и пропускает, тактовые импульсы к счетчику 4, который считает их и постоянно сообщает результат подсчета на схему сравнения 5, на другой вход которой поступает результат подсчета счетчика временной задержки 6. В схеме сравнения 5 сравниваются результаты подсчета импульсов счетчиками 4, 6. Если они совпадают, схема сравнения выдает импульсы на сумматор 1, а также с другого выхода выдает возврашающийся импульс на стаотовый выключатель 3 и на счетчик тактовых импульсов 4.После пропускания задержанного импульса распределитель 7 пеоеводится в следуюшее положение и соединяется со следующим блоком компенсации 2, в котором при поступлении подлежашего задержке импульса происходят такие же процессы, как в предыдушем.1Соответственно задеожанный импульс из схемы сравнения 5 данного блока компенсации 2 подается на сумматоо 1, который эти импульсы составляет опять в последовательность импульсов, соответствуюшую по своим единичным интервалам последовательности импульсов на входе, и выдает на выход устройства.формула изобоетенняУстройство для компенсации воеменной погрешности между равномерной и неравномерной последовательностями импульсов, содержашее сумматор, соединенный с 11 блоками компенсации временной задержки, каждый из которых состоит из послдовательно соединенных стартового выключателя, счетчика тактовых импульсов и схемы сравнения, выход которой подключен ко входу установки в исходное состояние счетчика тактовых импульсов и стартового выключателя, о т л и ч а ю ш е е с я тем, что, с целью повышения точности компенсации временного сдвига между равномерной и неравномерной последовательностями импульсов, в схему введены счетчик временной задержки, распределитель, блок задержки н соединен520946 6чателем блока компенсации временной за держки, кроме того, выход блока запоминания знака соединен с дополнительным вход , й Ь с б Я/, 7 д Ьд с д 8 д Ь 1Составитель Г, Теплова Редактор Б. Федотов Техред А. Демьянова Корректор Т. КравченкоЗаказ 2782/206 Тираж 863 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 1 1 3 03 5, Москва, Ж5, Раушкс ая наб., д. 4/5Филиал ППП фПатент", г. Ужгород, ул. Проектная, 4 ные на входе переключатель каналов с блоком запоминания знака, при этом выход бло ка запоминания знака через счетчик временной задержки, а выход переключателя каналов через распределитель соединены соответственно со схемой сравнения и стартовым выклюдом переключателя каналов, выход которогочерез блок задержки подключен ко входупоэтапного включения распределителя.