Устройство передачи данных

. эфчлф осаь: ОПИСАНИЕ ИЗОБРЕТЕНИЯ п 11 ЯОУ 94 Союз Советских Социалистических Реслублик. Кл. Н 041. 1/ с присоединением заявки32) Приоритетпубликовано 15.04.76, Бюллетень14 Государственный комитет Совета Министров СССР по делам изобретенийи открытий УДК 621.39ата опубликования описани 72) Автор изобретени к че 1) Заявитель ский электр ехнц:,еский институт связи им. А, С. Попова 54) УСТ РО Й СТВО ДЛ РЕДАЧИ ДАННЫХ Изобретение относится к сисгемам передачи данных и может быть использовано для высокоскоростной передачи дискретных сигналов по каналам связи.Известно устройство для передачи данных, содержащее последовательно соединенные источник двоичных сигналов, формирующий фильтр, канал связи, стробирующий блок с генератором тактовых импульсов и пороговую схему, один выход которой через инвертор подключен к одному из входов первой выходной схемы ИЛИ, а другой выход непосредственно подключен к одному из входов второй выходной схемы ИЛИ. Недостатками такого устройства являются сложность кодирующего устройства и значительные межсимвольные искажения.Для уменьшения межсимвольных искажений и упрощения схемы в предлагаемом устройстве на приемном конце введен узел запоминания знака импульсов, имеющий триггер, один вход которого соединен через линию задержки с выходом схемы ИЛИ, один вход которой связан с выходом инвертора, а другой вход соединен с выходом первой схемы И и другим входом первой выходной схемы ИЛИ, при этом другой вход триггера соединен через линию задержки с выходом схемы ИЛИ, один вход которой подключен к выходу пороговой схемы, а другой вход соединен одновременно с выходом второц схемы 11 и друп 1 м входом второй выходной схемы ИЛИ, причем выходы инвертора ц пороговой схемы через схему ИЛИ подключены к одному входу схемы запрета, другой вход которой подключен к выходу тактового генератора, а выход связан с одними входами схем И, прц этом другой вход первой схемы 1 Л подключен к одному выходу триггера, а другой вход второй 1 О схемы И - к другому выходу триггера.На фиг. 1 дана блок-схема описываемогоустройства; на фцг. 2, а - .ц - эпюры мгновенных сигналов в характерных точках системы.Устройство содержит последовательно со едцненные источник 1 двоичных сигналов,формирующий фильтр 2, канал 3 связи, стробирующий блок 4 и пороговую схему 5, инвертор 6, схемы ИЛИ 7 - 9, выходные схемы ИЛИ 10 и 11, генератор 12 тактовых импуль сов, схему 13 запрета, линии 14 ц 15 задерж.ки, схемы совпадения И 16 ц 17 и узел 18 запоминания знака импульсов, имеющий триггер. Один вход триггера соединен через линию 14 задержки с выходом схемы ИЛИ 8, 25 один вход которой связан с выходом инвертора 6, а другой вход соединен с выходом схемы И 16 и другим входом выходной схемы ИЛИ 10. Другой вход триггера соедцнен через линию 15 задержки с выходом схемы ИЛИ 9, 30 один вход которой подключен к выходу поро 510794говой схемы 5, а другой вход соединен одновременно с выходом схемы И 17 и другим входом выходной схемы ИЛИ 11. Выходы инвертора 6 и пороговой схемы 5 через схему ИЛИ 7 подключены к одному входу схемы 13 запрета, другой вход которой подключен к выходу тактового генератора 12, а выход связан с одними входами схем И 16 и 17. При этом другой вход схемы И 16 подклгочен к одному выходу триггера 18, а другой вход схемы И 17 - к другому выходу триггера.Двоичный и многоуровневый сигналы показаны на фиг. 2,а и б, оответственно.Устройство работат следующим образом.С выхода стробпрующего блока 4 приемника двухполярные импульсы разных уровней (см. фиг. 2,в) поступают на пороговуго схему 5.Оба положительных уровня соответствуют передаче 1. После инвертора 6 отрицательные импульсы поступагот на выходную схему ИЛИ 10 (см. фиг. 2,а). Наличие инвертора 6 позволяет оперировать в приемнике с импульсами одной (отрицательной) полярности, что упрощает схему,Оба отрицательных уровня соответствуют передаче О, поэтому с выхода пороговой схемы 5 отрицательные импульсы поступагот непосредственно на выходную схему ИЛИ 11 (см. фиг. 2,д) .Нулевой уровень в принимаемом сигнале соответствует передаче 1 или О в зависимости от того, какой символ передавался перед этим. Поэтому для правильно о декодирования нулевого уровня требуется устройство запоминания знака предыдущего импульса, в качестве которого и используется триггер 18 с раздельным запуском, управляемый через схемы ИЛИ 8 и 9.При отсутствии импульсов на двух выходах пороговой схемы 5, что бывает прп приеме нулевого уровня, на схему 13 запрета не подается запрещающий импульс и на схемы И 16 и 17 поступает импульс от тактового генератора 12 (см. фиг. 2,е).Триггер 18 помнит знак предыдущего импульса, что проявляется в виде отрицательного потенциала, который подается на;.одну из схем И 16 или 17 и способствует прохождению импульса от г нератора 12 на выход приемника. Если нулевому уровню предшествовал отрицательный, то работает схема И 16,импульс от генератора 12 поступает на выходную схему ИЛИ 10 и приемник фиксируетприем 1 (см. фиг. 2, ж, з). Этот же импульсподается через схему ИЛИ 8 и линию1 за 5 держки на триггер 18 для изменения его состояния, что эквивалентно запоминанию положительного знака. При этом к работе подготавливается схема И 17.Лналогично декодируется нулевой уровень1 О прп передаче О (см. фиг. 2,ц, к),Таким образом, при любом сочетаниииО на передаче приемник безошибочно декодирует принимаемый многоуровневый сиги ал,преобразуя его снова в двоичцую форму (см.15 фиг. 2, л, л).Формула изобретения20 Устройство для передачи данных, содержащее последовательно соединенные источник двоичных сигналов, формирукгщий фильтр, канал связи, стробирующий олок с генератором тактовых импульсов и пороговую схем), 25 один выход которой чсрез пнвертор подключен к одному из входов первой выходной схемы ИЛИ, а другой выход подключен непосредственно к одному .гз входов второй выходной схемы ИЛИ, отл ич а югцееся тем, 00 что, с целью уменьшения межсимвольных искажений и упрощения схемы устройства, на приемном конце введен узел запоминания знака импульсов, имеющий триггер, один вход которого соединен через лини:о задержки с Зд выходом схемы ИЛИ, один вход которойсвязан с выходом инвертора, а другой вход соединен с выходом первой схемы И и другим входом первой выходной схемы ИЛИ, при этом другой вход триггера соединен через ли нию задержки с выходом схемы ИЛИ, одинвход которой подключен к выходу пороговои схемы, а другой вход соединен одновременно с выходом второй схемы И и другим входом второй выходной схемы ИЛИ, причем выходы 4 д инвертора и пороговой схемы через схемуИЛИ подключены к одному входу схемы запрета, другой вход которой подключен к выходу тактового генератора, а выход связан с одними входами схем И, при этом другой вход .0 первой схемы И подключен к одному выходутриггера, а другой вход второй схемы И -- к другому выходу триггера.