Система для обмена данными управляющей вычислительной машины с периферийными устройствами

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) До пол н ит ел ьное к авт. свпд-ву(22) Заявлено 17.11.72 (21) 1847887.18-24с присоединением заявки ЛЪ 3,04 о 1) ЛЪ. Кл Государственный комнтеСовета Министров СССРпо делан изобретенийи открытий риоритетиковано 30.10,75, Бюллетень М 40 опубликования описания 16,02.76 26(088(72 Авторы 1 зобретення М, Антимиров и Т. В. Орлов 1) Заявитель Й 54) СИСТЕМА ДЛЯ ОБМЕНА ДАННЫМИ УПРАВЛЯЮ ВЫЧИСЛИТЕЛЬНОЙ МАЦЗИНЫ С ПЕРИФЕРИЙНЫ УСТРОЙСТВАМИвычислительно" Изобретение относится к и технике.Известны системы для обмена данными, содержащие регистр обмена, периферийный регистр, выход которого через регистр обмена соединен со своим входом, блок выбора приоритета, блок управления, входы которого соединены соответственно с управляющим выходом центрального процессора и выходом блока выбора приоритета, блок управления периферийным устройством, первый выход которого соединен с входом блока выбора приоритета, первый выход блока управления подключен к управляющему входу регистра обмена, соединенного информационными шинами с центральным процессором.Известные системы не позволяют производить прием данных с периферийного устройства при одновременной передаче ему данных, и, кроме того, в них отсутствует возможность переключения синхронизирующих цепей периферийного регистра, из-за чего этот регистр не может быть использован в других режимах.Все это увеличивает затраты времени на обмен и тем самым снижает пропускную способность системы.Цель изобретения - повышение пропускной способности системы для оомена.Это достигается тем, что в предлагаемую систему введен коммутатор, первыи и второи входы которого соединены соответственно с первым выходом блока управления и вторым выходом блока управления, периферийным 5 устройством, управляющий вход соединен свторым выходом блока управления, выход подключен к управляющему входу периферийного регистра.На чертеже представлена схема предлагае мой системы для обмена.Она содержит регистр обмена 1, центральный процессор 2, блок 3 выбора приоритета, блок 4 управления, блок 5 управления периферийным устройством, коммутатор 6, пери ферпйный регистр 7.Регистр обмена 1 соединен с центральнымпроцессором 2 шинами, по которым производится обмен информацией в параллельном коде между процессором и регистром. Управ ление регистром 1 осуществляет блок управления 4. Первый вход блока 4 соединен с управляющим выходом центрального процессора, а второй вход соединен с выходом блока 3 выбора приоритета. Выход блока управле ния соединен с управляющим входом коммутатора 6. Выход последнего соединен с управляющим входом периферийного регистра 7. Первый вход коммутатора соединен с выходом блока управления, а второй вход сое- ЗО дннен с выходом блока 5 управления перифе 4 Ч 011 4Р 1 ЙЬ 1,1 ГстРОиство)1, д)м 011 Вы. 0: кОГОРОГО с )с:и.(1: с Вк,):Ом Й,ОЙ э Вь 00 я ирн 01)ися. Рен(.р Оомеия 1 сь 1;ян с исрифср 11 В)1 Р е Гс т 1) 0)1 1111 И 1 м 1,Г 5 11(. ) Од 1 И 1 е 1 и ф 0 Р м Я ц) и ИЗ Р(.Г 1 С) 1 В ) С 1 ИС ГР ИОСЛ(ДОИ 1 .-;1 Ь 1 ЬМ ХОДОМ.Рбэен информацией мо)кет производиться как Г 10 1 иицативс нстРЯ;ЬИОГО 111)оцессОР(3, кото)ьЙ (1)01 Ирует 3 этом слмч 1 с с 1 Гял, ИО- с"ияющи 11 В ОЛ 01( 1 м 1)яв;)РВ 51, 1 а 1( 1 п) :,1 ипиятиве иерифер:иного устройства, которое формирует сигнал, поступ а:ощ)Г 11 из его б,Окя;) ,пр;в;Синя срез Олок 3 Вьюя:риоритета на вход блока 4 управления.Блок управления, получив сигнал, вырабятыВяет КОманду иерекл 10 чения, поступаю. щуо на коммутатор 6, который производит отключение от периферийного регистра сигналов блока 5 и подключает к регистру 7 управляющук) синхронизирующую последовательость, выряоатываемуо блоком 4 упрявл(ния, Синхронизирующая последовательность поступает при этом на оба регистра 1 и 7.Информация с выхода регистра 1 под действием синхронизирующей последовательности поступает в последовательном коде на вход регистра 7, информация с выхода которого в это )ке время поступает на вход регистра 1. После окончания перезаписи блок 4 управления прекращает выработку синкро)изирующей последовательности и снимает с:,гнал переключения. При этом от периферийного регистра 7 отключается блок 4 управления и подключается блок 5. Централы)ь)й процессор производит считывание информации с:эегпстра 1 параллельным кодом,Пи зяиси инфор.янин В нериферийнь:11 рсгис цс:тряльиы 1 1,)оцсс О В:яяле и с ы В я с т 1:1(1) О р )а ц 1 О и ) Рс".) 1 и;3Г с ъ фОР)1 ИЕ 13 Р 1 В;Я 1011111 С:НЯ;1, 1 ОСТ 1 на 10- щш и 1 блок 1 управления. Лальнец)ая раОот 1 11 Р 01)ско;1. т)к)кс, к 1 к и П 1)и сиис 1 В 1- )ш:ш(рормации с гр 1(1)еришоО устройства.П 1 эедмет изобретенияСистема для Обмена да:шыми управля)ощей вычислительной машины с пер,фсрйными устроистВами, содер)кащяя реГ.стр Ооменя, иериферийшый регистр, выко; которого через регистр обмена соединен со своим входом, олок выбора приоритета, блок управления, Входы которого соединень соответственно с управляюцим Выходом центрального процессора и выходом блока выбора приоритета, блок управлен:я периферийным устройством, первый выход которого соединен с входом блока выбора приоритета, первый выход блока управления подключен к управляющему входу регистра обмена соединенного информационными ц)инами с центральным процессором, отличающаяся тем, что, с целью повышения пропускной способности, в систему введен коммутатор, первый и второй входы которого соединены соответственно с первым выходом блока управления и вторым выходом блока управления периферийным устройством, управляюпий вход соединен с вторым выходом блока управления, выход подключен к уира)ляющему вкоду периферийного регистра.Редактор Е. Караулов Тираж б 79комитета Совета Министретений и открытийРаушская наб л. 4/5 Изд. Мв 1942И Государственного по делам изо Москва, Ж,писное Типография, пр. Сапунова,Заказ 3391/10ЦНИ рректоры: В. Петроваи О. Данишева