Буферное запоминающее устройство

Номер патента: 486378

Авторы: Вешняков, Корнейчук

ZIP архив

Текст

(111 486378 Союз Советскик Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ б 1) Зависимое от авт, свидетельства 1) М. Кл. б явлено 05.01.73 (21) 1877497/18-24 2) 3 киое инением за с Государственный комитет Совета Министров СССР йо делам изобретенийн открытий риоритетковано 30.09.75. УДК 681.327(088.8) ллетень36 пу публикования описания 19.01.7 б(71) Заявите Киевский ордена Ленина политехнический институт им, 50-летия Великой Октябрьской социалистической революци(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВ Изобретение относится к вычислительной технике и может быть применено, например, в цифровых системах технологической автоматики, Устройство может быть построено на схемах с высоким уровнем интеграции.Известно буферное запоминающее устройство 1 ЗУ), содержащее входной регистр, выходы которого подключены к входам однотактных статических регистров сдвига, а к тактовым входам этих регистров - выходы дешифратора, счетчик импульсов, счетчик заполнения, блок сравнения кодов, входы которого соединены с выходами счетчика импульсов и счетчика заполнения, а также блок управления.Низкое быстродействие такого устройства обусловлено медленным продвижением занесенного слова на нужную позицию,Цель изобретения - повышение быстродействия буферного ЗУ.Это достигается тем, что в устройство введены элемент задержки, вентили, а счетчик импульсов содержит цепи прямого и обратного счета, соединенные с выходами блока управления. Выход блока сравнения кодов через элемент задержки подключен к входу установки нуля счетчика импульсов, к входу блока управления и первым входам вентилей, включенных в цепи прямого и обратного счета счетчика заполнения, Вторые входы вентилей подсоединены к соответствующим выходам блока управления, дополнительный выход которого связан со счетным входом счетчика импульсов,На чертеже представлена структурная схема буферного З.устройство состоит из однотактных статических регистров 1 сдвига 1 например, потенциальных) с тактовыми а, Кт, а, ЬОт, соединенными с выходами дешифратора 2 (цели а, о, т - для перепмси изсоответствующих разрядов, цепки а Ьт - для гашения в соответствующих разрядах регистров, т - длина регистров),Реверсивный счетчик 3 импульсов имеетт+1 основных состояний и т промежуточных, управляющую цепь 4 для сложения импульсов и цепь 5 для вычитания, а такжецепь б для поступлены счетных импульсов.Выходы счетчика 3 соединены с дешифратором 2 и блоком 7 сравнения кодов по цепям8, а по цепям 9 к блоку 7 подключены выходцы счетчика 10 заполнения. Буферное ЗУсодержит блок 11 управления, куда входитгенератор тактовых импульсов и логическиеузлы. Счетчик 10 имеет цепь 12 для поступления импульсов на сложение и цепь 13 длявычитания. Выход 14 блока 7 подключен кэлементу 15 задержки, а выход последнего -к цепи 1 б установки О счетчика 3 импуль 486378сов, к входу блока 11 управления, а также к пер)вым входам вентилей 17 и 18 по цепям 19, 20, выключенных в цени прямого и обратного счета счетчика 10 заполне 1 ния. Вторые входы вентилей соединены с блоком управления по ценям 21 и 22. Входной регистр 23 имедет О-ю установочную цепь, подключен,ную к а-му выходу дешифратора 2, выходы 24 для передачи инфор,мации в первые разряды (числовую линейку) регистров 1 сдвига.Устройство работает следующим образом.В начальном состояниями счетчик 3 находится в О, а счетчик 10 - в состоянии т - 1, во все разряды регистров 1 заносятся О, сканал на выходе дешифратора 2 отсутсмвует. Когда в блюке 11 вырабатывается команда на зались, по церни 6 на счетчик 3 импульсов (подготовленный по цепи 4 к сложению) поступают счетные импульсы. При этом с выходов дешифратора 2 снимается временная последовательность импульсов; снача(ла импульс действует на 1-м, выходе дешифратора, затем на а-м (при этом гасится входной регистр 23), затем Ь-м, Ь-м и т, д., действуя по цепиимпульс обеспечивает перепись из -й числовой линейки в +1-ю, а затем по цепи- гашение в -й линейке. Таким образом занесенное слово продвигается по регистрам 1. Наступает момент, когда импульс на выходе дешифратора 2 действует по цепи лг - .1, производя перепись из т - 1-й линейки в т-ю, а затем по цепи (т - 1), осуществляя гашение в т - 1-й, и в этот момент код счетчика 3 совпадает с кодом счетчика 10. На выходе блока 7 сравнения появляется импульс, который через элемент 15 задержки подается в блок 11, и прекращается поступление счетных импульсов. Одновременно этот импульс проходит в установочную цепь 16 счетчика 3, а через вентиль 18 - в цепь 13 счетчика 10, в котором проводится вычитание 1. При следующем продвижении слова коды счетчиков 10 и 3 совпадают после переписи из т - 2-й линейки в т - 1-ю при действии импульса гашения по цепи (т - 2) и т. д.При считывании счетчик 3 по цепи 5 подготавливается к вычитанию, а по цепи 6 на чинают подаваться счетные импульсы. Счетчик 3 работает в режиме вычитания. Импульсы в выходных цепях дешифратора 2 поступают в такой последовательности: сначала в т-ю цепь (при этом данные из т-й линейки 10 поступают на выход), затем в т-ю (проводится гашение в т-й линейке), затем в т - 1, (и - 1)и т. д, После того, как последнее занесенное слово будет сдвинуто на одну позицию, коды счетчиков 3 и 10 совпадут и на вы ходе блока 7 появится импульс, который черезвентиль 17 поступит на цепь 12 сложения счетчика 10, на установочную цепь 16 счетчика 3, а также в блок 11, после чего прекращается подача счетных импульсов по цепи 6, 20Предмет изобретенияБуферное запоминающее устройство, содержащее входной регистр, выходы которого подключены к входам однотактных статических 25 регистров сдвига, к тактовым входам которыхподключены выходы дешифратора, счетчик импульсов, счетчик заполнения, блок сравнения кодов, входы которого соединены с выходами счетчика импульсов и счетчика запол нения, блок управления, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия устройства, оно содержит элемент задержки, вентили, а счетчик импульсов содержит цепи прямого и обратного счета, соединенные с 35 выходами блока управления, выход блокасравнения кодов через элемент задержки подключен к входу установки нуля счетчика импульсов, к входу блока управления и первым входам вентилей, включенных в цепи прямо го и обратного счета счетчика заполнения,вторые входы вентилей подключены к соответствующим выходам блока управления, дополнительный выход которого соединен со счетным входом счетчика импульсов.каз 3260/12ЦНИИПИ свое Типография, пр. Сапунова Изд.1863 Государственного по делам изоб 3035, Москва, Ж Тираж 648митета Совета Министровтений и открытий

Смотреть

Заявка

1877497, 05.01.1973

КИЕВСКИЙ ОРДЕНА ЛЕНИНА ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. 50-ЛЕТИЯ ВЕЛИКОЙ ОКТЯБРЬСКОЙ СОЦИАЛИСТИЧЕСКОЙ РЕВОЛЮЦИИ

ВЕШНЯКОВ ВАДИМ ИВАНОВИЧ, КОРНЕЙЧУК ВИКТОР ИВАНОВИЧ

МПК / Метки

МПК: G11C 19/00

Метки: буферное, запоминающее

Опубликовано: 30.09.1975

Код ссылки

<a href="https://patents.su/3-486378-bufernoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Буферное запоминающее устройство</a>

Похожие патенты