Устройство для умножения

О П И С А Н И Е 11 480086ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сова Советских Социалистических Республик(22) Заявлено 04.07,73 (21) 1938722/18-24 06 д 7/1 присоединением заявки Государственный коми Совета Министров СС) Приоритетубликовано 05.08 5. Бюлл ень3) УДК 681.335(088 оо делам изобрете и открытий публикования описания 03.7 б 72) Авторы изобретени(71) Заявител 54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ 1Изобретение относится к технике и может быть прим вых вычислительных машина устройствах автоматики для ведения двух электрических с вычислительной нено в аналогох, в приборах и олучения произигналов,первый 4 и второй 5 источи налов.Устройство работает след При отсутствии на входах жителей компаратор наход двух устойчивых состояний Это приводит к появлению гратора линейно растущего ики входных сигющим образом. сигналов сомнотся в одном из например - У, на выходе инте- напряжения со о остью где Т - постоянная Известно устроиство для умножения, содержащее два источника входных сигналов, интегратор, вход которого подключен к первому источнику входного сигнала, и компаратор, 10 первый вход которого соединен с выходом интегратора, а второй - со вторым источником входного сигнала.Однако такие устройства требуют наличия схемы, генерирующей (1), установки одних и 15 тех же начальных условий, связанной с введением дополнительных ключей, и наличия второго канала. Это понижает надежность устройства, увеличивает количество оборудования, стоимость и габариты устройства. 20С целью упрощения устройства выход компаратора подключен ко входу интегратора и к управляющему входу дополнительно введенного фазочувствительного выпрямителя, вход питания которого подключен к выходу 25 интегратора, а выход - к выходу устройства.На фиг. 1 приведена блок-схема устройства, на фиг. 2 - эпюры напряжения.Устройство содержит интегратор 1, компаратор 2, фазочувствительный выпрямитель 3, 30 Рвремени интегратора). Когда выходное напряжение интегратора достигает порога срабатывания компаратора, последний регенеративно переходит в состояние +У. Выходное напряжение интегратора теперь линейно падает до величины - Уо, при достижении которого компаратор вновь переключается.Эпюры выходного напряжения устройства при отсутствии сомножителей приведены на фиг. 2,в. Среднее значение напряжения на выходе, которое может быть выделено с помощью фильтра любой конструкции, равно нулю.При наличии сомножителя х на втором входе интегратора и положительном напряжении на выходе компаратора скорость интегрирования определится из выраженияа при отрицательном напряжении на выходекомпаратораЬ,= - ( - (.7,+А х),7 иЕсли при этом на второй вход компаратора подан сигнал второго сомножителя +у, то при положительном напряжении на выходе компаратора порог срабатывания последнего равенУ, У,+Ау,а при отрицательном напряжении на выходекомпаратораа - и + у УЭпюры выходных напряжений на выходах интегратора, компаратора и фазочувствительного выпрямителя для этого случая приведены на фиг. 2, г, д, ж соответственно.Длительность положительного импульса на выходе компаратора определяется выражениемУ 1 - Уа 2 Уи 7 иК, Ук+7 хха.длительность отрицательного импульсаУа - У, 2 Уи Тии а Ук - иххПериод напряжения на выходе компаратора и соответственно на выходе устройства равену .+. 4 Уи Ук Ти У - Р хг Среднее значение напряжения на выходе фазочувствительного выпрямителя равно отношению алгебраической суммы площадей треугольников ОАВ, ВСН, НОЕ и ЕР 1. (фиг.2, ж) к периоду генерируемого напряжения, Высоты треугольников равны порогам срабатывания (у 1 и У, компаратора, а основания определяются временами интегрирования отсоответствующего уровня до нуля со скоростью Г, или Г 2 в зависимости от полярности напряжения на выходе компаратора, гдеГЬ = - Р 2, так как при - суи выходной сигнал интегратора инвертируется фазочувствительным выпрямителем.Таким образом, среднее значение выходногонапряжения устройства определяется выра жением су У - й хТи (Уи+Ргу У) Ти ( - Уи+)йу у) 7 и (Уо - й у) 2(Ук - Угхх) 2(Ук+ Угхх)15 ЗО Предмет изобретения Устройство для умножения, содержащее дваисточника входных сигналов, интегратор, вход которого подключен к первому источнику З 5 входного сигнала, и компаратор, первый входкоторого соединен с выходом интегратора, а второй - со вторым источником входного сигнала, отличающееся тем, что, с целью упрощения устройства, выход компаратора 40 подключен ко входу интегратора и к управляющему входу дополнительно введенного фазочувствительного выпрямителя, вход питания которого подключен к выходу интегратора, а выход - к выходу устройства. Следовательно, среднее значение напряже 20 ния на выходе устройства пропорциональнопроизведению входных сигналов и его знакопределяется соотношением знаков сомножителей,Таким образом, предложенное устройство25 позволяет получить четырехквадрантное перемножение входных сигналов, при более простой, по сравнению с известными устройствами, схеме соединения,Корректор Е. Рожкова Редактор Л, Утехина Заказ 122/14 Изд. М 934 Тираж 679 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5