Запоминающее устройство

11 470866 Сове Советских Социалистических Республик(22) Заявлено 21.03.72 (21) 1762198/18-24 1) М Кл 6 11 с 29/00 с присоединением заявкиСовета Министров ССао делам нзобретенин открытий ДК 681,327убликовано 15.05.75. Бюллетень1 Дата опубликования описания 20.08.7 Авторы изобретен В, И, Корнейч букин В. Городний и А. И.(71) Заявитель кий ордена Лени Великой Октябполитехн ой социа 4, 1 ЙЪд 1 Ь 1 АПОМИНАЮЩЕЕ УСТРОЙСТВО фективную емкость ц надежность работы ус ройства.На чертеже изображена блок-схема предлагаемого запоминающего устройства.Устройство содержит регистр 1 адреса с информационными входами 2. Выходы регистра 1 связаны через адресные формирователи ц вентили (см. чертеж, блок 3) с накопителем 4. Информационные выходы накопителя черсз разрядные формирователи и вентили (см. чертеж, блок 5) соединены со входами блока 6 декодирования. Блок 6 подключен ко входам выходного регистра 7, выходы которого связаны с одним из входов блока 8 схем ИЛИ, ко входам входного регистра 9 и через блок 10 схем И - к другим входам блока 8, выходы которого соединены с информационными выходами 11 устройства. Информационные входы 12 устройства связаны со входами регистра 9 и с одним из входов блока 13 схем ИЛИ, с другими входами которого соединены выходы регистра 9, а выходы блока 13 подключены к блоку 14 кодирования. Выходы блока 14 через блок 5 связаны с информационными входами накопителя 4. Выходы регистров 7 и 9 соединены со,входами схемы 15 поразрядного сравнения, выходы которой подключены к третьим входам блока 8. Регистры 1, 7 и 9, блоки 3, 5, 6 и 10 соединены с блоком 16 управления, который имеет входы 17 и выГосУдарственный комитет Ц 2) Приоритет Изобретение относится к области запоминающих устройств.Известно запоминающее устройство, содержащее накопитель, подключенный через адресные формирователи и вентили к регистру 5 адреса и через разрядные формирователи и вентили - к выходам блока кодирования и входам блока декодирования, подсоединенного к блоку управления и выходному регистру, входной регистрподключенный к информа ционным входам устройства, и блок схем ИЛИ.Недостатком известного устройства является невысокая эффективная емкость устройства. 15Предложенное запоминающее устройство отличается от известного тем, что оно содержит схему поразрядного сравнения, входы которой подсоединены к выходам входного и выходного регистров, а выходы - к одним из 20 входов блока схем ИЛИ, другие входы которого подсоединены к выходам выходного регистра, а выходы - к информационным выходам устройства. Кроме того, другие входы блока схем ИЛИ подсоединены к выходам 25 введенного в устройство блока схем И, информационные входы которого соединены с выходами блока декодирования и одними из входов входного регистра.Указанные отличия позволяют повысить эф- з 0 еский институт им. 50-летияистической революции5 10 15 20 25 Зо 35 40 45 50 55 3ходы 18. Схема 15 имеет управляющий выход 19.Предложенное устройство работает следующим образом.На регистр 1 по входам 2 поступает адрес запоминающей ячейки накопителя 4, к которой необходимо обратиться.При записи информационное слово поступает по входам 12 устройства в регистр 9, а затем через блоки 13, 14 и 5 - в накопитель 4, Для повышения быстродействия информационноеое слово со входов 12 подается через другие входы блока 13 и блоки 14 и 5 в накопитель 4.При считывании содержимое запоминающей ячейки накопителя 4 через блок 5 поступает в блок 6, который декодирует кодовое слово, выдавая сигнал о наличии или отсутствии ошибки.В случае отсутствия ошибки информационное слово поступает в регистр 7 и через блок 8 - на выходы 11 устройства, Для повышения быстродействия информационное слово из блока 6 декодирования передается через блоки 10 и 8 на выход 11 устройства.В случае наличия ошибки информационное слово поступает в регистры 7 и 9, а блок 10 схем И блокируется. сигналом из блоков 16 и 6. Затем в ту же ячейку накопителя 4 производится запись обратного кода содержимого регистра 9 с последующим считыванием этого кода на регистр 9. Запись обратного кода производится по цепи; регистр 9, блоки 13, 14 и 5, накопитель 4, а считывание - по цепи: накопитель 4, блоки 5 и 6, регистр 9. Коды с регистров 7 и 9 поступают в схему 15. Схема 15 реализует логическую функцию вида г;=Ь,р, где г, - сигнал на выходе -го разряда схемы 15 (=1, 2, , п), б; - сигнал на выходе -го разряда регистра 9 (=1, 2 п), п - число разрядов в информационном слове,- функция области исправляемых ошибок, т. е. р=1, если кратность отказа, определяемая, например, количеством совпадающих цифр в одноименных разрядах регистров 7 и 9, не превосходит максимально допустимой величины, и= 0 в противном случае.Если кратность отказа не превосходит максимально допустимой ,величины (= 1), то ошибка может быть исправлена, и обратный код содержимого регистра 9, представляющий собой истинное информационное слово, с выходов схемы 15 выдается через блок 8 на выходы 11 устройства. Если кратность отказа превышает максимально допустимую величину (р=О), то исправление ошибки невозможно, выдачи обратного кода содержимого регистра 9 нс происходит, а на выходе 19 схемы 15 появляется сигнал Отказ.Допустим, при использовании кода с контролем на четность в некоторую запоминающую ячейку накопителя 4 записывается информационное слово 0100 (п=4), и при очередном считывании содержимого этой ячейки блок 6 выдает сигнал Ошибка в блок 16. При этом блок 10 схем И блокируется, а в регистрах 7 и 9 записывается, например, 1100 (в подчеркнутом разряде произошло искажение информации, вызванное, например, одиночным отказом в запоминающей ячейке накопителя 4). Затем происходит запись в ту же ячейку накопителя 4 обратного кода содержимого регистра 9 и последующее его считывание на этот же регистр. В результате, в регистре 7 записывается код 1100, а в регистре 9 - код 1011. Схема 15, определив, что кратность отказа не превосходит максимально дояустимой,величины, равной единице, выдает обратный код содержимого регистра 9 в блок 8. Следовательно, на выходах 11 устройства имеет место истинное информационное слово 0100.Таким образом, описанное устройство позволяет обеспечить исправление обнаруженных ошибок в общем случае при использовании кодов, исправляющих ошибки кратности п и обнаруживающих ошибки кратности (и+1), где п=О, 1, 2, , (например, код Хэмминга, исправляющий одиночную ошибку и обнаруживающий двойную ошибку и др.),Предмет изобретения Запоминающее устройство, содержащее накопитель, подключенный через адресные формирователи и вентили к регистру адреса и через разрядные формирователи и вентили - к выходу блока кодирования и входу блока декодирования, подсоединенного к блоку управления и выходному регистру, входной регистр и блок схем ИЛИ, о тл и ч а ю ще е ся тем, что, с целью повышения эффективной емкости устройства, оно содержит схему поразрядного сравнения, входы которой подключены к выходам входного и выходного регистров, а выходы - к одним из входов блока схем ИЛИ, другие входы которого подсоединены к выходам выходного регистра и выходам введенного в устройство блока схем И, информационные входы которого соединены с выходами блока декодирования и одними из входов входного регистра, а выходы блока схем ИЛИ подключены к информационным выходам устройства.ПодписиоСССР чпография, пр. Сапунов Заказ 1997(18 Изд.1464 ЦНИИПИ Государственного по делам изо Москва, Ж, Тираж 648омитета Совета Министетений и открытийаушская наб., д. 4/5